- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45211 > MC68307PU16 (MOTOROLA INC) 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 PDF資料下載
參數(shù)資料
| 型號： | MC68307PU16 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| 封裝： | TQFP-100 |
| 文件頁數(shù)： | 160/264頁 |
| 文件大?。?/td> | 949K |
| 代理商： | MC68307PU16 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁當前第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁
Electrical Characteristics
11-6
MC68307 USER’S MANUAL
MOTOROLA
34
Clock high to BG negated
0
40
0
20
ns
359
BR asserted to BG asserted (for last cycle of operand transfer)
1.5
3.5
1.5
3.5
Clks
36
BR negated to BG negated
1.5
3.5
1.5
3.5
Clks
37
BGACK asserted to BG asserted
1.5
3.5
1.5
3.5
Clks
37A2
BGACK asserted to BR negated
40 ns
1.5
20 ns
1.5
Clks
38
BG asserted to control, address, data bus high impedance (AS, CSx
negated)
—
100
—
50
ns
39
BG width negated
1.5
—
1.5
—
Clks
46
BGACK width low
1.5
—
1.5
—
Clks
474
Asynchronous input setup time
10
—
5
—
ns
53
Data-out hold from clock high
0—0—
ns
55
R/W asserted to data bus impedance change
0—0—
ns
565
HALT/RESET pulse width, RSTIN pulse width
10
—
10
—
Clks
57
BGACK negated to AS, CSx, LDS, UDS, R/W driven
1.5
—
1.5
—
Clks
58
BR negated to AS, CSx, LDS, UDS, R/W driven
1.5
—
1.5
—
Clks
NOTES:
1. For a loading capacitance of less than or equal to 50 pF, subtract 5 ns from the value given in the maximum
columns.
2. Actual value depends on clock period.
3. When AS, CSx and R/W are equally loaded (
±20%), subtract 5 ns from the values given in these columns.
4. If the asynchronous input setup time (#47) requirement is satised for DTACK, the DTACK asserted to data setup
time (#31) requirement can be ignored. The data must only satisfy the data-in to clock low setup time (#27) for the
following clock cycle.
5. For power-up, the MC68307 is held in the reset state for 32768 clock cycles after VCC becomes stable to allow
stabilization of on-chip circuitry. After the system is powered up, #56 refers to the minimum pulse width of RESET/
HALT required to reset the controller. This pulse is stretched internally to 132 clocks. If RSTIN is used, the pulse is
stretched internally to 32768 clocks, and RESET and HALT are asserted as outputs.
6. The processor will negate BG and begin driving the bus again if external arbitration logic negates BR before
asserting BGACK.
7. The minimum value must be met to ensure proper operation. If the maximum value is exceeded, BG may be
reeasserted.
8. AS is always asserted, regardless of whether it is mapped to internal or external peripherals/memory. If the designer
wishes to decode more chip selects than are provided, one of CS0 – CS3 should be used as the enable for the
external decode.
9. During a read modify write cycle or a dynamically sized cycle, BG is delayed if BR is asserted before the last bus
cycle of the operand transfer, in order to ensure operand coherency. BG will be asserted once AS has asserted for
the last bus cycle of the transfer.
Num
Characteristic
3.3V
3.3 V or 5 V
Unit
8.33 MHz
16.67 MHz
Min
Max
Min
Max
相關PDF資料 |
PDF描述 |
|---|---|
| MC68307PU16V | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| MC68307FG16 | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| MC68322FT16 | 16-BIT, 16.667 MHz, RISC PROCESSOR, PQFP160 |
| MC68331CFC20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP132 |
| MC68331CPV20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP144 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC68307UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68307V | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68322 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68322AD | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68322FT20 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。