- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45211 > MC68307PU16 (MOTOROLA INC) 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 PDF資料下載
參數(shù)資料
| 型號： | MC68307PU16 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| 封裝： | TQFP-100 |
| 文件頁數(shù)： | 6/264頁 |
| 文件大?。?/td> | 949K |
| 代理商： | MC68307PU16 |
第1頁第2頁第3頁第4頁第5頁當前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁
System Integration Module
5-8
MC68307 USER’S MANUAL
MOTOROLA
5.1.2.3 8051-COMPATIBLE BUS CHIP SELECT. Chip select 3 (CS3 signal) can be used
to define the addressing range of the 8051-compatible bus mode, when this mode is
enabled in the SCR E8051 bit. Otherwise (if the 8051-compatible bus mode is not used) chip
select 3 is available for any general purpose memory or peripheral. In this case, the 8051-
compatible bus read and write strobes (RD and WR), and the address latch enable (ALE)
signal are always negated. This bus always uses an 8-bit data-bus width, and so the
BUSW3 bit in the SCR should be set along with the E8051 bit.
5.1.2.4 GLOBAL CHIP SELECT OPERATION (RESET DEFAULTS). Chip
select
0
is
initialized from cold reset to assert in response to any address in the first 8K bytes of memory
space, in order to ensure a chip select to the boot ROM or EPROM, to fetch the reset vector
and execute the initialization code, which should set up the module base address and the
four chip select ranges early on in that initialization sequence.
The data bus port size for CS0 on reset, and hence the data width of the boot ROM device,
are programmed by placing logic 0 or 1 on the BUSW pin during reset, for 8-bit and 16-bit
wide data bus respectively.
The other 3 chip selects are initialized to be invalid, and so do not assert until they are
programmed.
5.1.2.5 OVERLAP IN CHIP SELECT RANGES. The user should not normally program
more than one chip select line to the same area. If this accidentally occurs, only one chip
select line is driven because of internal line priorities. CS0 has the highest priority, and CS3
the lowest. The address compare logic sets the address decode conflict (ADC) status bit in
the SCR, and also generates a bus error (or BERR is asserted) if the address decode
conflict enable (ADCE) bit was set by the user in the SCR.
BERR is never asserted on write accesses to the chip select registers.
If one chip select is programmed to be read-only, and another is programmed to be write-
only, then there is no overlap conflict between these two chip selects, and the address
decode conflict (ADC) status bit in the SCR is not set.
When the CPU attempts to write to a read-only location, as programmed by the user when
setting up the chip selects, the chip select logic sets the write protect violation (WPV) bit in
the SCR, and will also generate BERR if the write protect violation enable (WPVE) bit is set
in the SCR. The CSx line is not asserted.
NOTE
The chip select logic is reset only on cold reset (assertion of
RESET and HALT, or RSTIN). The chip select (CSx) lines are
never asserted on accesses to the MBAR and SCR locations.
Thus, it is very convenient to use CSx lines to select external
ROM/RAM that overlaps or encloses the MBAR and SCR
相關PDF資料 |
PDF描述 |
|---|---|
| MC68307PU16V | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| MC68307FG16 | 16-BIT, 16.67 MHz, MICROCONTROLLER, PQFP100 |
| MC68322FT16 | 16-BIT, 16.667 MHz, RISC PROCESSOR, PQFP160 |
| MC68331CFC20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP132 |
| MC68331CPV20B1 | 32-BIT, 20 MHz, MICROCONTROLLER, PQFP144 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC68307UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68307V | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Technical Summary Integrated Multiple-Bus Processor |
| MC68322 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68322AD | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Printer Processor |
| MC68322FT20 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。