- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4005 > MC68MH360VR33LR2 (Freescale Semiconductor)IC MPU QUICC 33MHZ 357-PBGA PDF資料下載
參數(shù)資料
| 型號： | MC68MH360VR33LR2 |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 115/158頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC MPU QUICC 33MHZ 357-PBGA |
| 標(biāo)準(zhǔn)包裝： | 180 |
| 系列： | M683xx |
| 處理器類型： | M683xx 32-位 |
| 速度： | 33MHz |
| 電壓： | 5V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 357-BBGA |
| 供應(yīng)商設(shè)備封裝： | 357-PBGA（25x25） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁當(dāng)前第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁
QMC Supplement
CONTENTS
Paragraph
Number
Title
Page
Number
2.1.9
Data Buffer .......................................................................................................2-5
2.2
Global Multichannel Parameters ..........................................................................2-5
2.3
Multiple SCC Assignment Tables ......................................................................2-10
2.4
Channel-Specific Parameters..............................................................................2-14
2.4.1
Channel-Specific HDLC Parameters..............................................................2-14
2.4.1.1
CHAMR—Channel Mode Register (HDLC).............................................2-15
2.4.1.2
TSTATE—Tx Internal State (HDLC)........................................................2-17
2.4.1.3
INTMSK—Interrupt Mask (HDLC) ..........................................................2-18
2.4.1.4
RSTATE—Rx Internal State (HDLC) .......................................................2-19
2.4.2
Channel-Specific Transparent Parameters .....................................................2-20
2.4.2.1
CHAMR—Channel Mode Register (Transparent Mode) ..........................2-21
2.4.2.2
TSTATE—Tx Internal State (Transparent Mode) .....................................2-23
2.4.2.3
INTMSK—Interrupt Mask (Transparent Mode)........................................2-24
2.4.2.4
TRNSYNC—Transparent Synchronization ...............................................2-24
2.4.2.5
RSTATE—Rx Internal State (Transparent Mode).....................................2-28
Chapter 3
QMC Commands
3.1
Transmit Commands.............................................................................................3-1
3.2
Receive Commands ..............................................................................................3-2
Chapter 4
QMC Exceptions
4.1
Global Error Events ..............................................................................................4-2
4.1.1
Global Underrun (GUN)...................................................................................4-3
4.1.2
Global Overrun (GOV) in the FIFO .................................................................4-3
4.1.3
Restart from a Global Error ..............................................................................4-3
4.2
SCC Event Register (SCCE) ................................................................................4-3
4.3
Interrupt Table Entry ............................................................................................4-5
4.4
Channel Interrupt Processing Flow ......................................................................4-7
Chapter 5
Buffer Descriptors
5.1
Receive Buffer Descriptor ....................................................................................5-1
5.2
Transmit Buffer Descriptor ..................................................................................5-5
5.3
Placement of Buffer Descriptors ..........................................................................5-7
5.3.1
MC68MH360 Internal Memory Structure........................................................5-7
5.3.2
Parameter RAM Usage for QMC over Several SCCs......................................5-9
5.3.3
MPC860MH Internal Memory Structure .......................................................5-14
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68MH360VR25LR2 | IC MPU QUICC 25MHZ 357-PBGA |
| MC68MH360VR25L | IC MPU QUICC 25MHZ 357-PBGA |
| MC68MH360CVR25L | IC MPU QUICC 25MHZ 357-PBGA |
| HMC40DTEI | CONN EDGECARD 80POS .100 EYELET |
| FMC50DRAS-S734 | CONN EDGECARD 100PS .100 R/A SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68MH360ZP25L | 功能描述:IC MPU 32BIT QUICC 357-PBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點(diǎn):- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應(yīng)商設(shè)備封裝:357-PBGA（25x25） 包裝:托盤 |
| MC68MH360ZP25LR2 | 功能描述:IC MPU QUICC 25MHZ 357-PBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點(diǎn):- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| MC68MH360ZP25VL | 功能描述:IC MPU QUICC ETHER 25MHZ 357PBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點(diǎn):- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應(yīng)商設(shè)備封裝:357-PBGA（25x25） 包裝:托盤 |
| MC68MH360ZP33K | 制造商:Freescale Semiconductor 功能描述:MULTI HDLC QUICC32 - Trays |
| MC68MH360ZP33L | 功能描述:IC MPU 32BIT QUICC 357-PBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M683xx 標(biāo)準(zhǔn)包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點(diǎn):- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應(yīng)商設(shè)備封裝:357-PBGA（25x25） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。