- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377973 > ML9050 (OKI SEMICONDUCTOR CO., LTD.) 132-Channel LCD Driver with Built-in RAM for LCD Dot Matrix Displays PDF資料下載
參數(shù)資料
| 型號： | ML9050 |
| 廠商： | OKI SEMICONDUCTOR CO., LTD. |
| 英文描述： | 132-Channel LCD Driver with Built-in RAM for LCD Dot Matrix Displays |
| 中文描述： | 132通道液晶內(nèi)置液晶點陣顯示RAM的驅(qū)動程序 |
| 文件頁數(shù)： | 53/71頁 |
| 文件大?。?/td> | 472K |
| 代理商： | ML9050 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當前第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁
Semiconductor
ML9050/9051
53/71
PEDL9050-02
Parameter
Condition
Rated value
Min
0
0
300
60
120
60
60
40
15
—
10
[V
DD
= 2.7 V to 4.5 V, Ta = –40 to +85C]
Unit
Max
—
—
—
—
—
—
—
—
—
140
100
Symbol
t
AH8
t
AW8
t
CYC8
t
CCLW
t
CCLR
t
CCHW
t
CCHR
t
DS8
t
DH8
t
ACC8
t
OH8
Applicable
pins
A0
A0
WR
RD
WR
RD
Address hold time
Address setup time
System cycle time
Control L pulse width (
WR
)
Control L pulse width (
RD
)
Control H pulse width (
WR
)
Control H pulse width (
RD
)
Data setup time
Data hold time
RD
Access time
Output disable time
ns
D0 to D7
CL = 100pF
Parameter
Condition
Rated value
Min
0
0
1000
120
240
120
120
80
30
—
10
[V
DD
= 1.8 V to 2.7 V, Ta = –40 to +85C]
Unit
Max
—
—
—
—
—
—
—
—
—
280
200
Symbol
t
AH8
t
AW8
t
CYC8
t
CCLW
t
CCLR
t
CCHW
t
CCHR
t
DS8
t
DH8
t
ACC8
t
OH8
Applicable
pins
A0
A0
WR
RD
WR
RD
Address hold time
Address setup time
System cycle time
Control L pulse width (
WR
)
Control L pulse width (
RD
)
Control H pulse width (
WR
)
Control H pulse width (
RD
)
Data setup time
Data hold time
RD
Access time
Output disable time
ns
D0 to D7
CL = 100pF
Note 1:
The input signal rise and fall times are specified as 15ns or less.
When using the system cycle time for fast speed, the specified values are (tr+tf)
￡
(t
CYC8
-t
CCLW
-t
CCHW
) or (tr+tf)
￡
(t
CYC8
-t
CCLR
-t
CCHR
).
All timings are specified taking the levels of 20% and 80% of VDD as the reference.
The values of t
CCLW
and t
CCLR
are specified during the overlapping period of
CS1
at
"L" (CS2 = "H") and the "L" levels of
WR
and
RD
, respectively.
Note 2:
Note 3:
相關PDF資料 |
PDF描述 |
|---|---|
| ML9051 | 132-Channel LCD Driver with Built-in RAM for LCD Dot Matrix Displays |
| ML9060 | 1/2 DUTY, 160-OUTPUT STATIC LCD DRIVER |
| ML9090-01 | LCD Driver with Key Scanner and RAM(帶鍵掃描和RAM的LCD驅(qū)動器) |
| ML9090-02 | LCD Driver with Key Scanner and RAM(帶鍵掃描和RAM的LCD驅(qū)動器) |
| ML9092-01 | LCD Driver with Key Scanner and RAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ML9051 | 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:132-Channel LCD Driver with Built-in RAM for LCD Dot Matrix Displays |
| ML9051G | 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:132-Channel LCD Driver with Built-in RAM for LCD Dot Matrix Displays |
| ML9055A | 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:LCD Controller/Driver |
| ML9055A-02 | 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:LCD Controller/Driver |
| ML9055A-02DVVAZ01L | 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:LCD Controller/Driver |
發(fā)布緊急采購，3分鐘左右您將得到回復。