- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378056 > PM7351-BI (PMC-SIERRA INC) OCTAL SERIAL LINK MULTIPLEXER PDF資料下載
參數(shù)資料
| 型號： | PM7351-BI |
| 廠商： | PMC-SIERRA INC |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | OCTAL SERIAL LINK MULTIPLEXER |
| 中文描述： | ATM/SONET/SDH SUPPORT CIRCUIT, PBGA304 |
| 封裝： | 31 X 31 MM, 1.51 MM HEIGHT, 1.27 MM PITCH, SBGA-304 |
| 文件頁數(shù)： | 145/174頁 |
| 文件大小： | 1790K |
| 代理商： | PM7351-BI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁當(dāng)前第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁
RELEASED
PM7351 S/UNI-VORTEX
DATA SHEET
PMC-1980582
ISSUE 5
OCTAL SERIAL LINK MULTIPLEXER
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA, INC., AND FOR ITS CUSTOMERS’ INTERNAL USE
135
downstream Any-PHY bus. If control channel cells are not being inserted
via the Any-PHY bus, care must be taken to set this register to an address
not used by the bus master.
3. TPAEN bit of the Master Configuration register (0x001) – This bit must be
a logic 1 before the TPA output will respond to polling.
Beyond the minimum, the following bits are commonly modified:
1. MINTE bit of the Master Configuration register (0x001) – This bit must be
logic 1 to enable interrupt servicing. If MINTE is logic 0, the INTB output
will be unconditionally high-impedance. Note that individual interrupt
sources must enabled in addition to setting MINTE.
2. ROUTECC bit of the Master Configuration register (0x001) – This bit must
be set to logic 1 if the control channel cells are to be read from the
microprocessor port. If ROUTECC is logic 0, the control channel cells are
routed to the SCI-PHY/Any-PHY upstream bus with a PHY ID of “111110”.
3. ACTIVE bit of the Serial Link Maintenance register (0x095, 0x0B5, 0x0D5,
0x0F5, 0x115, 0x135, 0x145, 0x165) – If this is the active as opposed to
the spare card, this bit must be set to logic 1 to communicate this to the
S/UNI-DUPLEX. Each bit is independent to allow load sharing
configurations.
12.4 JTAG Support
The S/UNI-VORTEX supports the IEEE Boundary Scan Specification as
described in the IEEE 1149.1 standard. The Test Access Port (TAP) consists of
the five standard pins, TRSTB, TCK, TMS, TDI and TDO used to control the TAP
controller and the boundary scan registers. The TRSTB input is the active-low
reset signal used to reset the TAP controller. TCK is the test clock used to
sample data on input, TDI and to output data on output, TDO. The TMS input is
used to direct the TAP controller through its states. The basic boundary scan
architecture is shown in Fig. 8.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PM7364 | Frame Engine and Datalink Manager |
| PM7364-BI | FRAME ENGINE AND DATA LINK MANAGER |
| PM7366 | FRAME ENGINE AND DATA LINK MANAGER |
| PM7366-BI | TVS BI-DIR 30V 1500W DO-201 |
| PM7366-PI | FRAME ENGINE AND DATA LINK MANAGER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PM-736 | 制造商:Eclipse Tools 功能描述: |
| PM7364 | 制造商:PMC 制造商全稱:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER |
| PM7364-BI | 制造商:PMC-Sierra 功能描述:PROTOCOL CONTROLLER, 256 Pin, BGA |
| PM7366 | 制造商:PMC 制造商全稱:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。