- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365967 > TSB12LV01B-EP FPGA (Field-Programmable Gate Array) PDF資料下載
參數(shù)資料
| 型號： | TSB12LV01B-EP |
| 英文描述： | FPGA (Field-Programmable Gate Array) |
| 中文描述： | 軍事增強(qiáng)塑料的高性能1394 3.3鏈路層電信。嵌入式 |
| 文件頁數(shù)： | 18/106頁 |
| 文件大?。?/td> | 605K |
| 代理商： | TSB12LV01B-EP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁當(dāng)前第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁
2
–
2
Table 2
–
1. Configuration Register (CFR) Map
40h
44h
38h
3Ch
Header0
Header1
Header2
Asynchronous
Retry
Header3
NUMBER OF QUADLETS
ASYNC RETRY COUNT
RETRY INTERVAL
ACKCODE
SPD
Trailer
4Ch
48h
L
L
1Ch
20h
24h
28h
–
2Ch
B
B
B
B
B
B
R
R
R
A
A
G
30h
34h
Diagnostic
Phy Access
Reserved
FIFO Status
Bus Reset
Maint_Control
PHYRGAD
PHYRGDATA
PHYRXAD
PHYRXDATA
N
B
B
STATSEL0
STATSEL1
STATSEL2
W
A
G
C
ATACK
GRFUSED
R
C
IRMNODEID
BUS NUMBER
NODE NUMBER
E
E
N
F
N
0
1
2
3
4
5
6
7
8
9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27
29 30 31
00h
P
S
A
S
R
DM Control
Interrupt
Isochronous
Port
P
S
C
C
C
C
C
04h
0Ch
10h
14h
18h
28
I
A
S
H
08h
I
A
P
Interrupt
Mask
Cycle Timer
VERSION
(711538A0h)
0
1
1
1
0
0
0
1
0
0
0
1
0
1
0
1
0
0
1
1
1
0
0
0
1
0
1
0
0
0
0
0
E
B
H
A
DMACK
D
A
A
D
D
C
D
S
R
R
C
C
F
R
F
P
B
T
R
E
E
B
B
B
D
F
C
C
C
C
CODE
SID
C
I
I
C
D
R
A
T
M
D
F
P
S
A
S
R
P
S
C
C
C
C
C
I
A
S
H
I
A
P
C
D
R
A
T
M
D
F
SECONDS COUNT
CYCLE COUNT
Control
T
T
M
ISYNCRCVN
I
MSB
LSB
L
L
E
NOTES: A. All dark gray areas (bits) are reserved bits.
B. All light gray areas are read-only bits. All remaining are read/write bits.
PACKET PER BLOCK
IRPORT1
ATFAVAIL
NODECNT
IRPORT2
ACK
CYCLE OFFSET
PING VALUE
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TSB12LV01BPZ | FPGA (Field-Programmable Gate Array) |
| TSB12LV26-EP | 672-pin FineLine BGA |
| TSB12LV22PZP | OHCI-Lynx PCI-BASED IEEE 1394 HOST CONTROLLER |
| TSB12LV26PZ | OHCI-Lynx PCI-BASED IEEE 1394 HOST CONTROLLER |
| TSB14AA1 | FPGA (Field-Programmable Gate Array) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TSB12LV01BIPZT | 功能描述:1394 接口集成電路 High Perf 1394 3.3V Link Layer RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray |
| TSB12LV01BIPZTEP | 功能描述:1394 接口集成電路 Mil Enh Hi Perf 1394 3.3V Link Layer RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray |
| TSB12LV01BPZ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:BUS CONTROLLER |
| TSB12LV01BPZT | 功能描述:1394 接口集成電路 High Perf 1394 3.3V Link Layer RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray |
| TSB12LV01BPZTG4 | 功能描述:1394 接口集成電路 High Perf 1394 3.3V Link Layer RoHS:否 制造商:Texas Instruments 類型:Link Layer Controller 工作電源電壓: 封裝 / 箱體:LQFP 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。