參數(shù)資料
型號(hào)： V850E1
廠商： NEC Corp.
元件分類： 32位微控制器
英文描述： 32-Bit Microprocessor Core
中文描述： 32位微處理器內(nèi)核
文件頁(yè)數(shù)： 146/226頁(yè)
文件大?。?/td> 1709K
代理商： V850E1
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)當(dāng)前第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)
CHAPTER 2 REGISTER SET
User’s Manual U14559EJ3V1UM
26
2.2.8 Debug interface register (DIR)
The debug interface register (DIR) controls the debug function and indicates the debug function status.
The values of the bits in this register can be changed by using the LDSR instruction. Changed values become
valid immediately after the execution of this instruction is complete.
This register can only be written in the debug mode (DM bit = 1) (except for bits 3 and 1) but can always be read.
Bits 14 to 8, 6 to 4, 2, and 1 are undefined in the user mode (DM bit = 0).
Bits 31 to 15 and 7 are reserved for future function expansion (fixed to 0).
Caution Use of the debug interface register (DIR) is possible only in type A and B products, not in other
product types.
Figure 2-10. Debug Interface Register (DIR) (1/3)
31
87
3
2
1
0
DIR
A
T
D
M
Initial value
00000040H
0 00000
000000
00
0
S
Q
R
E
C
S
0
S
E
11
9
10
C
E
M
A
E
0
M
T
I
N
T
1
T
0
C
M
4
5
6
12
13
14
15
Bit Position
Bit Name
Function
14
SQ
Notes 1, 2
Sets sequential break mode (sets a break if a break occurs for channel 0 and channel 1 in that
order).
0: Normal break mode
1: Sequential break mode
13
RE
Notes 1, 2
Sets range break mode (sets a break only when a break occurs for channels 0 and 1
simultaneously).
0: Normal break mode
1: Range break mode
12
CS
Note 2
Sets break register bank.
0: Select bank 0 register (channel 0 control register)
1: Select bank 1 register (channel 1 control register)
11
CE
Enables/disables COMBO interrupt.
0: COMBO interrupt disabled
1: COMBO interrupt enabled
10
MA
Enables/disables misalign access exception detection.
0: Misalign access exception detection disabled
1: Misalign access exception detection enabled
9
AE
Enables/disables alignment error exception detection.
0: Alignment error exception detection disabled
1: Alignment error exception detection enabled
Notes 1. Always set either the SQ or RE bit to 1 or clear both bits to 0. If both bits are set to 1, the
operation cannot be guaranteed.
2. While the IN bit is set to 1, writing to the SQ, RE, and CS bits is disabled. When the IN bit is set to
1, each bit is automatically cleared to 0.
相關(guān)PDF資料
PDF描述
V902-FREQ VCXO, CLOCK, 65 MHz - 200 MHz, LVDS OUTPUT
V903-FREQ VCXO, CLOCK, 200 MHz - 730 MHz, LVDS OUTPUT
VB-24STBU POWER/SIGNAL RELAY, DPDT, MOMENTARY, 0.022A (COIL), 24VDC (COIL), 530mW (COIL), 5A (CONTACT), 150VDC (CONTACT), THROUGH HOLE-STRAIGHT MOUNT
VB-24STCU-5 POWER/SIGNAL RELAY, DPDT, MOMENTARY, 0.022A (COIL), 24VDC (COIL), 530mW (COIL), 5A (CONTACT), 150VDC (CONTACT), THROUGH HOLE-STRAIGHT MOUNT
VB-24STCU-E POWER/SIGNAL RELAY, DPDT, MOMENTARY, 0.022A (COIL), 24VDC (COIL), 530mW (COIL), 5A (CONTACT), 150VDC (CONTACT), THROUGH HOLE-STRAIGHT MOUNT
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
V850E2FK4-H 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:32-bit Single-Chip Microcontroller
V850E2FL4 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:32-bit Single-Chip Microcontroller
V850E2FL4-H 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:32-bit Single-Chip Microcontroller
V850FX3-CANIT 制造商:NEC Electronics Corporation 功能描述:STARTER KIT 32BIT CAN
V850R3 制造商:未知廠家 制造商全稱:未知廠家 功能描述:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*