- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376461 > XRT72L50IQ (EXAR CORP) Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 PDF資料下載
參數(shù)資料
| 型號(hào)： | XRT72L50IQ |
| 廠商： | EXAR CORP |
| 元件分類： | 數(shù)字傳輸電路 |
| 英文描述： | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| 中文描述： | DATACOM, FRAMER, PQFP100 |
| 封裝： | 14 X 20 MM, PLASTIC, QFP-100 |
| 文件頁數(shù)： | 76/471頁 |
| 文件大小： | 2424K |
| 代理商： | XRT72L50IQ |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁當(dāng)前第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁
XRT72L50
SINGLE CHANNEL DS3/E3 FRAMER WITH HDLC CONTROLLER
REV. 1.2.1
á
63
consecutive E3 frames, that each contain less than seven (7) "0’s" . If this bit-field is set to "1", then the
Receive DS3/E3 Framer block has declared, and is continuing to experience an AIS condition. If this bit-field is
set to "0", then the Receive DS3/E3 Framer block is currently not experiencing an AIS condition.
Bit 2 - RxPLDType UnStab
This Read-Only bit-field indicates whether or not the Receive DS3/E3 Framer block has been receiving a
consistent Payload Type value (within the MA Byte-Field) in the last 5 consecutive incoming E3 frames.
If the Receive DS3/E3 Framer block has detected a change in the Payload Type value, within the last 5
incoming E3 frames, then it will set this bit-field to "1". If the Payload Type value has been consistent in the last
5 E3 frames, then the Receive DS3/E3 Framer block will set this bit-field to "0".
Bit 1 - Rx TMark
This Read-Only bit-field reflects the most recently validated Timing Marker value. The Receive DS3/E3 Framer
block will validate the Timing Marker state, after it has detected a user-selectable number of consecutive
incoming E3 frames with a consistent Timing Marker value. The user makes this selection by writing the
appropriate value to Bit 3 (RxTMarkAlgo) within the Rx E3 Configuration/Status Register 1 (Address = 0x10).
Bit 0 - RxFERF (Far End Receive Failure)
This Read-Only bit-field indicates whether or not the Receive DS3/E3 Framer block is experiencing an FERF
(Far-End-Receive-Failure) condition. The Receive DS3/E3 Framer block will declare a FERF condition, if it has
received a user-selectable number of consecutive E3 frames, with the FERF bit-field (within the MA byte) set to
"1". This user-selectable number is either 3 or 5 E3 frames. Conversely, the Receive E3 Framer will negate
the FERF declaration, if it has received this user-selectable number of consecutive E3 frames, with the FERF
bit-field set to "0".
If this bit-field is set to "1", then the Receive DS3/E3 Framer block has declared an FERF condition. If this bit-
field is set to "0", then the Receive DS3/E3 Framer block has not declared an FERF condition.
N
OTE
:
See
Section 6.1.1.4
, for a more detailed discussion on the meaning of the FERF bit-field, within the E3 frame.
2.3.3.3
Receive E3 Interrupt Enable Register 1 (E3, ITU-T G.832)
Bit 6 - SSM Message Interrupt Enable
This Read/Write bit-field permits the user to enable or disable the Change in Synchronous Status Message
(SSM) interrupt. Setting this bit-field to “1” enables this interrupt. Setting this bit-field to “0” disables this
interrupt.
N
OTE
:
This bit-field is ignored if the Channel is configured to support the November 1995 revision of the ITU-T G.832
Framing format for E3. (See
Section 2.3.3.27
.)
Bit 5 - SSM OOS (Out of Sequence) Interrupt Enable
This Read/Write bit-field permits the user to enable or disable the Change in SSM Out of Sequence State
interrupt. Setting this bit-field to “1” enables this interrupt. Setting this bit-field to “0” disables this interrupt.
N
OTE
:
This bit-field is ignored if the Channel is configured to support the November 1995 revision of the ITU-T G.832
Framing format for E3. (See
Section 2.3.3.27
)
Bit 4 - Change of Frame Alignment (COFA) Interrupt Enable
This Read/Write bit-field allows the user to enable or disable the Change of Frame Alignment interrupt. Setting
this bit-field to "1" enables this interrupt. Setting this bit-field to "0" disables this interrupt.
RxE3 Interrupt Enable Register 1 (Address = 0x12)
B
IT
7
B
IT
6
B
IT
5
B
IT
4
B
IT
3
B
IT
2
B
IT
1
B
IT
0
Not Used
SSM MSG
Interrupt
Enable
SSM OOS
Interrupt
Enable
COFA
Interrupt
Enable
OOF
Interrupt
Enable
LOF
Interrupt
Enable
LOS
Interrupt
Enable
AIS
Interrupt
Enable
RO
R/W
R/W
R/W
R/W
R/W
R/W
R/W
0
0
0
0
0
0
0
0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT72L50 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT72L52IQ | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT72L52 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT72L53 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| XRT72L54 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT72L50IQ-F | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT72L50IQTR-F | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT72L52 | 制造商:EXAR 制造商全稱:EXAR 功能描述:TWO CHANNEL DS3/E3 FRAMER IC WITH HDLC CONTROLLER |
| XRT72L52ES-PCI | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| XRT72L52IQ | 制造商:EXAR 制造商全稱:EXAR 功能描述:TWO CHANNEL DS3/E3 FRAMER IC WITH HDLC CONTROLLER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。