- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2121 > XRT91L80IB-F (Exar Corporation)IC TXRX SONET/SDH 4BIT 196STBGA PDF資料下載
參數(shù)資料
| 型號： | XRT91L80IB-F |
| 廠商： | Exar Corporation |
| 文件頁數(shù)： | 11/46頁 |
| 文件大小： | 0K |
| 描述： | IC TXRX SONET/SDH 4BIT 196STBGA |
| 產(chǎn)品變化通告： | XRT91L80IB Obsolescence 6/Sept/2010 |
| 標準包裝： | 126 |
| 類型： | 收發(fā)器 |
| 規(guī)程： | SONET/SDH |
| 電源電壓： | 3.3V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 196-LFBGA |
| 供應(yīng)商設(shè)備封裝： | 196-STBGA（12x12） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當(dāng)前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
xr
XRT91L80
REV. 1.0.0
2.488/2.666 GBPS STS-48/STM-16 SONET/SDH TRANSCEIVER
17
2.6
Receive Parallel Interface LVDS Operation
When operating the 4-bit Differential bus in LVDS mode, a 402
external resistor is needed across XRES1P
and XRES1N to properly bias the RXDO[3:0]P/N and RXPCLKOP/N pins. Figure 7 shows the proper biasing
resistor installed.
2.7
Parallel Receive Data Output Mute Upon LOSD
The parallel receiver data outputs can be automatically forced "Low" during an LOSD condition to prevent data
chattering. However, the user must select the proper SDEXT polarity for the optical module used. By asserting
LOSDMUTE "High", the parallel receiver data outputs will be forced "Low" any time an LOSD condition occurs.
2.8
Parallel Receive Data Output Disable
Unlike LOSDMUTE, DISRD is used to asynchronously force the parallel receiver data outputs to zero,
regardless of the data input stream.
By asserting DISRD "High", the parallel receiver data outputs will
immediately mute.
2.9
Receive Parallel Data Output Timing
The receive parallel data output from the STS-48/STM-16 receiver will adhere to the setup and hold times
shown in Figure 8 and Table 5.
FIGURE 8. RECEIVE PARALLEL OUTPUT TIMING
TABLE 5: RECEIVE PARALLEL DATA AND CLOCK OUTPUT TIMING SPECIFICATIONS
FIGURE 7. LVDS EXTERNAL BIASING RESISTORS
SYMBOL
PARAMETER
MIN
TYP
MAX
UNITS
tRXPCLKO
Receive parallel clock output period (622.08 MHz non-FEC rate)
1608
ps
tRXPCLKO
Receive parallel clock output period (666.51 MHz FEC rate)
1500
ps
tRX_INV
RXPCLKOP/N "High" to data invalid window
50
300
ps
tRX_DEL
RXPCLKOP/N "High" to data delay
50
300
ps
RXDUTY
RXPCLKOP/N Duty Cycle
45
50
55
%
XRES1N
XRES1P
402
+/- 1 % tolerance
pin G1
pin F1
RXPCLKOP/N
RXDO[3:0]P/N
tRX_INV
tRXPCLKO
tRX_INV
tRX_DEL
SAMPLE WINDOW
tRX_DEL
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ZSD100N8TA | IC DRIVER SIREN 8-SOIC |
| ZXCD1210JB16TA | IC AMP AUDIO CLASS D 16QFN |
| ZXFV203N14TC | IC AMP VIDEO CFA 3CHAN 14SOIC |
| 020189 | FAN 115VAC 254X89MM CLE2T2 |
| 020191 | FAN 230VAC 254X89MM CLE3T2 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT91L81 | 制造商:EXAR 制造商全稱:EXAR 功能描述:2.488/2.666GBPS OC-48/STM-16 SONET/SDH TRANSCEIVER |
| XRT91L81IB | 制造商:EXAR 制造商全稱:EXAR 功能描述:2.488/2.666GBPS OC-48/STM-16 SONET/SDH TRANSCEIVER |
| XRT91L82 | 制造商:EXAR 制造商全稱:EXAR 功能描述:2.488/2.666 GBPS STS-48/STM-16 SONET/SDH TRANSCEIVER |
| XRT91L82ES | 功能描述:總線收發(fā)器 Transceiver RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel |
| XRT91L82IB | 功能描述:總線收發(fā)器 Transceiver RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。