參數(shù)資料
型號: 24267A
英文描述: Dual, Temperature-Controlled Resistors with Internally Calibrated Monitors
中文描述: “AMD的K6E家庭”,“嵌入”,“處理器的AMD PowerNow?。考夹g(shù)平臺設(shè)計指南應(yīng)用指南“
文件頁數(shù): 47/50頁
文件大?。?/td> 957K
代理商: 24267A
41
24267A/0—December 2000
Preliminary Information
Index
A
AGP Bus
control during state transitions. . . . . . . . . . . . . . . . . . . . . 32
AMD PowerNow! Technology
descriptor table. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17
,
30
documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
enhanced power management features . . . . . . . . . . . . . . . 3
frequently asked questions . . . . . . . . . . . . . . . . . . . . . . . . 39
hardware implementation . . . . . . . . . . . . . . . . . . . . . . . . . 18
initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
initiative. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
operational modes (table) . . . . . . . . . . . . . . . . . . . . . . . . . . 2
pinout information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
software implementation . . . . . . . . . . . . . . . . . . . . . . . . . . 28
state transitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
technical support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
AND Gates. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17
,
40
API Revision . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
B
BDC Field. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
,
17
BF[2:0] Signals, Strapping Considerations. . . . . . . . . . . . . . . 9
BIOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
calls . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
descriptor table. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
EPMR access outside of SMM. . . . . . . . . . . . . . . . . . . . . . 40
initializing the EPM I
block after reset . . . . . . . . . . . . . . . 5
initializing the EPMR register after reset . . . . . . . . . . . . . 3
reporting I/O range. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
using a different CPU core frequency . . . . . . . . . . . . .9
,
20
Boot Option . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Buffers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Bus Divisor and VID Change Mode (BVCM) . . . . . . . . . . . . 11
Bus Divisor Control (BDC) . . . . . . . . . . . . . . . . . . . . . . . .11
,
17
Bus Speed . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
BVC Field. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10
,
16
BVCM Field. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
C
CMOS Push-Pull Driver Buffers . . . . . . . . . . . . . . . . . . . . . . 39
Core Frequency and Voltage Control . . . . . . . . . . . . . . . . . . 20
CPGA Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
pin designations by function (table). . . . . . . . . . . . . . . . . 34
CPU Clock, Stopping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
CPU Core Voltage, Guaranteed at Power On. . . . . . . . . . . . 14
CPURST Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
CX Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
D
DC
DC Regulator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
Descriptor Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17
,
30
31
Documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
Dynamic
core frequency. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
core frequency control . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
core voltage control . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
,
15
E
EBF[2:0] Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
Effective Bus Divisors EBF[2:0]. . . . . . . . . . . . . . . . . . . . . . . .8
EN Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
,
16
Enable AMD PowerNow! Technology Management (EN)4
,
16
Enhanced Power Management Features. . . . . . . . . . . . . . . . .3
core voltage control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
dynamic core frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
enhanced power management register (EPMR) . . . . . . . .3
Enhanced Power Management Register (EPMR) . . . . . . . . .3
EPM 16-Byte I/O Block . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
,
16
EPM Stop Grant State. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
entering . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
11
,
32
exiting. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
EPMR Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
,
32
accessing outside of SMM. . . . . . . . . . . . . . . . . . . . . . . . . .40
accessing using SMM handler . . . . . . . . . . . . . . . . . . . . . . .7
ESI Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
Extended BIOS Data Area . . . . . . . . . . . . . . . . . . . . . . . 17
,
30
F
Frequency
dynamic core frequency control. . . . . . . . . . . . . . . . . . . . .10
maximum frequency initialization (recommended). . . . .21
minimum frequency initialization . . . . . . . . . . . . . . . . . . .20
selecting maximum CPU core frequency . . . . . . . . . . . . . .9
selecting minimum CPU core frequency. . . . . . . . . . . . . . .9
Frequently Asked Questions . . . . . . . . . . . . . . . . . . . . . . . . .39
G
Generate Special Bus Cycle (GSBC) . . . . . . . . . . . . . . . . . . . .4
GND . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
13
,
24
Ground
pin designations (table) . . . . . . . . . . . . . . . . . . . . . . . 35
,
37
regulator inputs. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
,
24
regulator inputs (table). . . . . . . . . . . . . . . . . . . . . . . . . . . .13
GSBC Bit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
,
7
H
Hardware Implementation . . . . . . . . . . . . . . . . . . . . . . . . . . .18
core frequency and voltage control . . . . . . . . . . . . . . . . . .20
example implementation (figure) . . . . . . . . . . . . . . . . . . .19
gating PGOOD during a voltage transition. . . . . . . . . . . .26
gating PGOOD signal with maximum frequency initializa-
tion (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .27
initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17
logic AND gates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
,
40
safe voltage and frequency combination at reset . . . . . .20
SPWRGD signal. . . . . . . . . . . . . . . . . . . . . . . . . . . 17
,
20
,
26
VID[4:0] modification. . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
VID[4:0] modification for maximum frequency initializa-
tion (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
voltage versus frequency options. . . . . . . . . . . . . . . . . . . .22
相關(guān)PDF資料
PDF描述
2429 FLUID DETECTOR
242NQ030 SCHOTTKY RECTIFIER
242NQ030R 30V 240A Schottky DISCR. (R) Diode in a D-67 HALF-Pak package
24304 SCHRAUBENSICHERUNG 243 10ML
243101 USB CABLE A TO B 1.0M
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
24268 制造商:Schneider Electric 功能描述:C60N 2P 10A CURVA C
2426GCA40CP 制造商:LG Corporation 功能描述:CPT SET
2426GF239AR 制造商:LG Corporation 功能描述:CPT,ITC
2427 功能描述:螺絲和緊固件 6-32 .375 SHLDR SCW RoHS:否 制造商:Unspecified 產(chǎn)品: 類型:Washer 螺紋大小: 長度: 材料:Steel 電鍍:Nickel 螺絲頭: 螺絲類型:
24270 制造商:Schneider Electric 功能描述:C60N 2P 16A CURVA C