參數(shù)資料
型號(hào)： 24267A
英文描述： Dual, Temperature-Controlled Resistors with Internally Calibrated Monitors
中文描述： “AMD的K6E家庭”，“嵌入”，“處理器的AMD PowerNow！？技術(shù)平臺(tái)設(shè)計(jì)指南應(yīng)用指南“
文件頁(yè)數(shù)： 48/50頁(yè)
文件大小： 957K
代理商： 24267A
42
23542A/0—September 2000
Preliminary Information
I
I/O BASE Address (IOBASE) . . . . . . . . . . . . . . . . . . . . . . .4
,
16
IBF Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
,
10
Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
Inquire Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
not supported . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
Internal BF Divisor (IBF). . . . . . . . . . . . . . . . . . . . . . . . . .7
,
11
IOBASE Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
,
16
M
Maxim 1711 DC
C Regulator . . . . . . . . . . . . . . . . . . . . .18
,
24
Memory
completing accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
disabling accesses. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
updating table. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
Microsoft Windows Driver . . . . . . . . . . . . . . . . . . . . . . . . 29
Multiplexer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
N
NC Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
unused VID[4:0] outputs . . . . . . . . . . . . . . . . . . . . . . . . . . 12
North Bridge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
O
OBGA Package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
pin designations by function (table). . . . . . . . . . . . . . . . . 36
Operational Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
Output Buffers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
P
PCI Bus
control during state transitions. . . . . . . . . . . . . . . . . . . . . 32
reset signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
,
40
PCIRST# Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
,
40
PGOOD Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
gating during voltage transition . . . . . . . . . . . . . . . . . . . . 26
Pins
new output pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
pinout information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Power-on Self Test (POST) . . . . . . . . . . . . . . . . . . . . . .5
,
16
–
17
Processor
core frequency control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
dynamic core frequency control . . . . . . . . . . . . . . . . . . . . 10
maximum core frequency. . . . . . . . . . . . . . . . . . . . . . . . . . . 9
minimum core frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
Processor State Observability Register (PSOR) . . . . . . . . . . 9
Processor-to-Bus Clock Ratios (table). . . . . . . . . . . . . . . . . . . 8
PSOR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
R
Real-Time Operating System. . . . . . . . . . . . . . . . . . . . . . . . . 28
Registers
CX. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
enhanced power management (EPMR) . . . . . . . . . . . . . 3
–
4
ESI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
general-purpose. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
processor state observability (PSOR). . . . . . . . . . . . . . . . . 9
Regulator
D[4:0] to VID[4:0] mapping . . . . . . . . . . . . . . . . . . . . .20
–
21
DC/DC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
driving input select pins. . . . . . . . . . . . . . . . . . . . . . . . . . .14
external logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
Maxim 1711 DC/DC. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24
PGOOD signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
pin connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
pin connections (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . .13
requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .18
using a subset of CPU VID outputs (table). . . . . . . . . . . .13
Reserved (RSVD) Pins
pin designations (table) . . . . . . . . . . . . . . . . . . . . . . . 35
,
37
Reset
hardware initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . .17
safe voltage and frequency combination . . . . . . . . . . . . .20
RESET Signal
BVC effect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
EBF value. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8
EPM I/O block effect. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6
EPMR effect. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3
–
4
selecting maximum CPU core frequency . . . . . . . . . . . . . .9
selecting maximum frequency initialization . . . . . . . . . .21
selecting minimum CPU core frequency. . . . . . . . . . . . . . .9
selecting minimum frequency initialization. . . . . . . . . . .20
state transitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .40
VID[4:0] effect. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14
RTOS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28
enabling AMD PowerNow! technology features. . . . . . . . .5
initializing the EPM I
block after reset . . . . . . . . . . . . . . .5
initializing the EPMR register after reset . . . . . . . . . . . . .3
using a different CPU core frequency. . . . . . . . . . . . . . . .20
S
SGTC Field. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
,
11
,
16
–
17
Signature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
SMI Command Port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
–
31
SMM Handler. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
,
29
accessing the EPM I
block . . . . . . . . . . . . . . . . . . . . . . . . .10
accessing the EPMR register . . . . . . . . . . . . . . . . . . . . . . . .7
core voltage and frequency transitions. . . . . . . . . . . . 7
,
10
dynamic core voltage control . . . . . . . . . . . . . . . . . . . . . . .15
enabling AMD PowerNow! technology features. . . . . . . . .5
initiating a special bus cycle . . . . . . . . . . . . . . . . . . . . . . . .7
using RSM instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . .32
Snoop Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10
not supported. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .39
Software Implementation. . . . . . . . . . . . . . . . . . . . . . . . . . . .28
AMD PowerNow! Technology descriptor table . . . . . . .30
initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
state transition event sequence . . . . . . . . . . . . . . . . . . . . .32
using a BIOS. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .30
using a Microsoft Windows driver . . . . . . . . . . . . . . . .29
using an RTOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .28
using an SMM handler . . . . . . . . . . . . . . . . . . . . . . . . . . . .29
South Bridge . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
,
29
–
30
Special Bus Cycles. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .7
control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .4
definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5
SPWRGD Signal . . . . . . . . . . . . . . . . . . . . . .14
,
17
,
24
,
26
,
40
State Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .31
相關(guān)PDF資料
PDF描述
2429 FLUID DETECTOR
242NQ030 SCHOTTKY RECTIFIER
242NQ030R 30V 240A Schottky DISCR. (R) Diode in a D-67 HALF-Pak package
24304 SCHRAUBENSICHERUNG 243 10ML
243101 USB CABLE A TO B 1.0M
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
24268 制造商:Schneider Electric 功能描述:C60N 2P 10A CURVA C
2426GCA40CP 制造商:LG Corporation 功能描述:CPT SET
2426GF239AR 制造商:LG Corporation 功能描述:CPT,ITC
2427 功能描述:螺絲和緊固件 6-32 .375 SHLDR SCW RoHS:否 制造商:Unspecified 產(chǎn)品: 類型:Washer 螺紋大小: 長(zhǎng)度: 材料:Steel 電鍍:Nickel 螺絲頭: 螺絲類型:
24270 制造商:Schneider Electric 功能描述:C60N 2P 16A CURVA C
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*