參數(shù)資料
型號: 30044-23
廠商: NATIONAL SEMICONDUCTOR CORP
元件分類: 微控制器/微處理器
英文描述: Low Power Integrated x86-Compatible with MMX Support 32-Bit Geode GXm Processor(低功耗集成兼容X86帶有MMX的32位 Geode GXm技術(shù)處理器)
中文描述: 32-BIT, 200 MHz, MICROPROCESSOR, CPGA320
封裝: SPGA-320
文件頁數(shù): 159/244頁
文件大?。?/td> 4496K
代理商: 30044-23
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁當(dāng)前第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁
Revision 3.1
159
www.national.com
Integrated Functions (
Continued
)
G
8
DPD
Data Parity Detected:
This bit is set when three conditions are met.
1) GXm processor asserted PERR# or observed PERR# asserted;
2) GXm processor is the master for the cycle in which the PERR# occurred; and
3) PE (bit 6 of Command Register) is enabled.
This bit can be cleared to 0 by writing a 1 to it.
Fast Back-to-Back Capable:
As a target, the processor is capable of accepting Fast Back-to-Back
transactions.
This bit is always set to 1.
Reserved:
Set to 0.
7
FBS
6:0
RSVD
Index 08h
Revision Identification Register (RO)
Default Value = 00h
7:0
RID (RO)
Revision ID (Read Only):
This register contains the revision number of the GXm design.
Index 09h-0Bh
Class Code Register (RO)
Default Value = 060000h
23:16
CLASS
Class Code:
The class code register is used to identify the generic function of the device. The
GXm processor is classified as a host bridge device (06).
Reserved (Read Only)
15:0
RSVD (RO)
Index 0Ch
Cache Line Size Register (RO)
Default Value = 00h
7:0
CACHELINE
Cache Line Size (Read Only):
The cache line size register specifies the system cacheline size in units
of 32-bit words. This function is not supported in the GXm processor.
Index 0Dh
Latency Timer Register (R/W)
Default Value = 00h
7:5
4:0
RSVD
LAT_TIMER
Reserved:
Set to 0.
Latency Timer:
The latency timer as used in this implementation will prevent a system lockup resulting
from a slave the does not responded to the master. If the register value is set to 00h, the timer is dis-
abled. Otherwise, Timer represents the 5 MSBs of an 8-bit counter. The counter will reset on each valid
data transfer. If the counter expires before the next TRDY# is received active, then the slave is consid-
ered to be incapable of responding, and the master will stop the transaction with a master abort and flag
an SERR# active. This would also keep the master from being retried forever by a slave device that con-
tinues to issue retries. In these cases, the master will also stop the cycle with a master abort.
Index 0Eh-3Fh
Reserved
Default Value = 00h
Index 40h
PCI Control Function 1 Register (R/W)
Default Value = 00h
7
6
RSVD
SW
Reserved:
Set to 0.
Single Write Mode:
PCI slave supports:
0 = Multiple PCI write cycles
1 = Single cycle write transfers on the PCI bus. The slave will perform a target disconnect with the first
data transferred.
Single Read Mode:
PCI slave supports:
0 = Multiple PCI read cycles.
1 = Single cycle read transfers on the PCI bus. The slave will perform a target disconnect with the first
data transferred.
Force Retry when X-Bus Buffers are Not Empty:
0 = PCI slave accepts the PCI cycle with data in the PCI master write buffers. The data in the PCI master
write buffers will not be affected or corrupted. The PCI master holds request active indicating the need to
access the PCI bus.
1 = PCI slave retries cycles if the PCI master X-bus write buffers contain buffered data.
PCI Slave Write Buffer Enable:
PCI slave write buffers: 0 = Disable; 1 = Enable.
PCI Cache Line Read Enable:
Read operations from the PCI into the GXm processor:
0 = Single cycle unless a read multiple or memory read line command is used.
1 = Cause a cache line read to occur.
X-Bus Burst Enable:
PCI slave acting as a master performs burst cycles on the X-bus on write-back
invalidate cycles from the PCI. 0 = Disable; 1 = Enable.
(This bit does not control read bursting; bit 2 does.)
Reserved:
Should return a value of 0.
5
SR
4
RXBNE
3
2
SWBE
CLRE
1
XBE
0
RSVD
Table 4-40. PCI Configuration Registers (Continued)
Bit
Name
Description
相關(guān)PDF資料
PDF描述
30046-23 Low Power Integrated x86-Compatible 32-Bit Geode GXLV Processor(低功耗集成兼容X86的32位 Geode GXLV技術(shù)處理器)
300471U Radial, -55dotc, long life wsitching-power
300CNQ SCHOTTKY RECTIFIER
300CNQ035 SCHOTTKY RECTIFIER
300CNQ040 SCHOTTKY RECTIFIER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
3004430 功能描述:DIN導(dǎo)軌式接線端子 UK 5-MTK RoHS:否 制造商:Phoenix Contact 類型:Feed Through Modular Terminal Block 位置/觸點(diǎn)數(shù)量:1 線規(guī)量程:26-14 電流額定值:5 A, 15 A 電壓額定值:300 V, 600 V 安裝風(fēng)格: 端接類型:Push-In
30044-44L 制造商:LENOX 功能描述:HOLE SAW BI-METAL 70MM
3004472 制造商:Phoenix Contact 功能描述:UK 5-HESI (5X20)
300448 功能描述:手工工具 RETAINING PIN RoHS:否 制造商:Molex 產(chǎn)品:Extraction Tools 類型: 描述/功能:Extraction tool
300449 制造商:MACOM 制造商全稱:Tyco Electronics 功能描述:HAND TOOL ASSEMBLY