- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366260 > 82801BAICH2 PERIPHERAL (MULTIFUNCTION) CONTROLLER PDF資料下載
參數(shù)資料
| 型號： | 82801BAICH2 |
| 英文描述： | PERIPHERAL (MULTIFUNCTION) CONTROLLER |
| 中文描述： | 周邊（多功能）控制器 |
| 文件頁數(shù)： | 66/462頁 |
| 文件大小： | 3450K |
| 代理商： | 82801BAICH2 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁當(dāng)前第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁
Functional Description
5-10
Intel
82801BA ICH2 Datasheet
5.2.2.2
Bus Master Operation
As a PCI Bus Master, the ICH2 integrated LAN Controller initiates memory cycles to fetch data for
transmission or deposit received data and for accessing the memory resident control structures. The
LAN Controller performs zero wait state burst read and write cycles to the host main memory. For
bus master cycles, the LAN Controller is the initiator and the host main memory (or the PCI host
bridge, depending on the configuration of the system) is the target.
The processor provides the LAN Controller with action commands and pointers to the data buffers
that reside in host main memory. The LAN Controller independently manages these structures and
initiates burst memory cycles to transfer data to and from them. The LAN Controller uses the
Memory Read Multiple (MR Multiple) command for burst accesses to data buffers and the
Memory Read Line (MR Line) command for burst accesses to control structures. For all write
accesses to the control structure, the LAN Controller uses the Memory Write (MW) command. For
write accesses to the data structure, the LAN Controller may use either the Memory Write or
Memory Write and Invalidate (MWI) commands.
Read Accesses:
The LAN Controller performs block transfers from host system memory to
perform frame transmission on the serial link. In this case, the LAN Controller initiates zero wait
state memory read burst cycles for these accesses. The length of a burst is bounded by the system,
the LAN Controller’s internal FIFO. The length of a read burst may also be bounded by the value
of the Transmit DMA Maximum Byte Count in the Configure command. The transmit DMA
Maximum Byte Count value indicates the maximum number of transmit DMA PCI cycles that will
be completed after a LAN Controller internal arbitration.
The LAN Controller, as the initiator, drives the address lines AD[31:0], the command and byte
enable lines C/BE[3:0]#, and the control lines IRDY# and FRAME#. The LAN Controller asserts
IRDY# to support zero wait state burst cycles. The target signals the LAN Controller that valid data
is ready to be read by asserting the TRDY# signal.
Write Accesses:
The LAN Controller performs block transfers to host system memory during
frame reception. In this case, the LAN Controller initiates memory write burst cycles to deposit the
data, usually without wait states. The length of a burst is bounded by the system and the LAN
Controller’s internal FIFO threshold. The length of a write burst may also be bounded by the value
of the Receive DMA Maximum Byte Count in the configure command. The Receive DMA
Maximum Byte Count value indicates the maximum number of receive DMA PCI transfers that
will be completed before the LAN Controller internal arbitration.
The LAN Controller, as the initiator, drives the address lines AD[31:0], the command and byte
enable lines C/BE[3:0]#, and the control lines IRDY# and FRAME#. The LAN Controller asserts
IRDY# to support zero wait state burst cycles. The LAN Controller also drives valid data on
AD[31:0] lines during each data phase (from the first clock and on). The target controls the length
and signal’s completion of a data phase by deassertion and assertion of TRDY#.
Cycle Completion:
The LAN Controller completes (terminates) its initiated memory burst cycles
in the following cases:
Normal Completion:
All transaction data has been transferred to or from the target device
(for example, host main memory).
Backoff:
Latency Timer has expired and the bus grant signal (GNT#) was removed from the
LAN Controller by the arbiter, indicating that the LAN Controller has been preempted by
another bus master.
Transmit or Receive DMA Maximum Byte Count:
The LAN Controller burst has reached
the length specified in the transmit or receive DMA Maximum Byte Count field in the
Configure command block.
Powered by ICminer.com Electronic-Library Service CopyRight 2003
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82801FB | Intel I/O Controller Hub 6 (ICH6) Family |
| 82801FBM | Intel I/O Controller Hub 6 (ICH6) Family |
| 82801FR | Intel I/O Controller Hub 6 (ICH6) Family |
| 82801DB | Intel 82801DB I/O Controller Hub 4 (ICH4) |
| 82801AA | 82801AB (ICH0) I/O Controller Hub |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82801DB | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82801DB I/O Controller Hub 4 (ICH4) |
| 82801E | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel 82801E Communications I/O Controller Hub (C-ICH) |
| 82801FB | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel I/O Controller Hub 6 (ICH6) Family |
| 82801FBM | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel I/O Controller Hub 6 (ICH6) Family |
| 82801FR | 制造商:INTEL 制造商全稱:Intel Corporation 功能描述:Intel I/O Controller Hub 6 (ICH6) Family |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。