參數(shù)資料
型號(hào): 82C836A-20
廠商: Electronic Theatre Controls, Inc.
英文描述: Single-Chip 386sx AT
中文描述: 單芯片386sx在
文件頁(yè)數(shù): 11/205頁(yè)
文件大?。?/td> 3878K
代理商: 82C836A-20
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)當(dāng)前第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)
Table 12-12.
Table 12-13.
DMA to AT-Bus, On-board I/O, and ROM ----Output Responses . 12-8
DMA to AT-Bus, On-board I/O, and ROM ----
Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-8
DMA to AT-Bus, On-board I/O, and ROM ----Input Requirements 12-9
DMA and AT-Bus Master Access to Local Memory ----
Output Responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-9
DMA and AT-Bus Master Access to Local Memory ----
Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-10
DMA and AT-Bus Master Access to Local Memory ----
Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-10
Refresh----Output Responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-10
Refresh----Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . 12-11
Refresh----Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-11
Miscellaneous Parameters ----Output Responses . . . . . . . . . . . . . . 12-12
Miscellaneous Parameters ----Formula Specifications . . . . . . . . . . 12-12
Miscellaneous Parameters ----Input Requirements . . . . . . . . . . . . . 12-12
Local Bus Access and Cache ----Output Responses . . . . . . . . . . . . 12-13
Local Bus Access and Cache ----Formula Specifications . . . . . . . . 12-13
Local Bus Access and Cache ----Input Requirements . . . . . . . . . . . 12-13
Standby RefreshOutput Responses . . . . . . . . . . . . . . . . . . . . . . . . 12-14
CPU to Local Memory ----Output Responses . . . . . . . . . . . . . . . . . 12-15
CPU to Local Memory ----Formula Specifications . . . . . . . . . . . . . 12-15
CPU to Local Memory ----Input Requirements . . . . . . . . . . . . . . . . 12-16
CPU to AT-Bus, On-Board I/O, and ROM ----Output Responses . 12-16
CPU to AT Bus and On-Board I/O and ROM ----
Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-17
CPU to AT-Bus, On-Board I/O, and ROM ----Input Requirements 12-17
197DMA to AT-Bus, On-Board I/O, and ROM ----
Output Responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-18
DMA to AT-Bus, On-Board I/O, and ROM ----
Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-18
DMA to AT-Bus, On-Board I/O, and ROM ----
Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-18
DMA and AT-Bus Master Access to Local Memory ----
Output Responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-19
DMA and AT-Bus Master Access to Local Memory ----
Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-19
DMA and AT-Bus Master Access to Local Memory ----
Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-19
Refresh----Output Responses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-20
Refresh----Formula Specifications . . . . . . . . . . . . . . . . . . . . . . . . . 12-20
Refresh----Input Requirements . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12-21
Miscellaneous Parameters ----Output Responses . . . . . . . . . . . . . . 12-21
Miscellaneous Parameters ----Formula Specifications . . . . . . . . . . 12-21
Miscellaneous Parameters ----Input Requirements . . . . . . . . . . . . . 12-22
Local Bus Access and Cache ----Output Responses . . . . . . . . . . . . 12-22
Local Bus Access and Cache ----Formula Specifications . . . . . . . . 12-22
Local Bus Access and Cache ----Input Requirements . . . . . . . . . . . 12-23
Output Responses----Standby Refresh . . . . . . . . . . . . . . . . . . . . . . 12-23
Table 12-14.
Table 12-15.
Table 12-16.
Table 12-17.
Table 12-18.
Table 12-19.
Table 12-20.
Table 12-21.
Table 12-22.
Table 12-23.
Table 12-24.
Table 12-25.
Table 12-26.
Table 12-27.
Table 12-28.
Table 12-29.
Table 12-30.
Table 12-31.
Table 12-32.
Table 12-33.
Table 12-34.
Table 12-35.
Table 12-36.
Table 12-37.
Table 12-38.
Table 12-39.
Table 12-40.
Table 12-41.
Table 12-42.
Table 12-43.
Table 12-44.
Table 12-45.
Table 12-46.
Table 12-47.
Table 12-48.
Table 12-49.
82C836 CHIPSet Data Sheet
Contents
I
Chips and Technologies, Inc.
P R E L I M I N A R Y
Revision 3.0
xiii
相關(guān)PDF資料
PDF描述
82C836B Single-Chip 386sx AT
82C862 FireLink USB Dual Controller Quad Port USB
82C931 Plug and Play Integrated Audio Controller
82S09 576-BIT BIPOLAR RAM (64 X 9)
82S19 576-BIT BIPOLAR RAM (64 X 9)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
82C836B 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT
82C83H 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver
82C84 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver
82C84A 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver
82C84A/B 制造商: 功能描述: 制造商:undefined 功能描述: