- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376472 > 82C836A-20 (Electronic Theatre Controls, Inc.) Single-Chip 386sx AT PDF資料下載
參數(shù)資料
| 型號(hào)： | 82C836A-20 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Single-Chip 386sx AT |
| 中文描述： | 單芯片386sx在 |
| 文件頁數(shù)： | 25/205頁 |
| 文件大小： | 3878K |
| 代理商： | 82C836A-20 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當(dāng)前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
Table 2-5.
I/O Channel Interface Signals (continued)
Pin
Type
Name
Description
96
Input
DRQ7/-CAS1H
DMA Request 0-3, 5-7 are asynchronous requests used by
peripherals to request DMA services. These requests are
prioritized with DRQ0 having the highest priority and
DRQ7 the lowest. DRQ must be held active until the
corresponding DMA acknowledge (DACK) line goes
active. In MRA mode, the functions of these pins change
as indicated.
89
Output
-DACK0/-DACKEN
----
47
Output
-DACK1/DACKA
----
45
Output
-DACK2/DACKB
----
43
Output
-DACK3/DACKC
----
91
Output
-DACK5/-CAS3L
----
93
Output
-DACK6/-CAS2L
----
95
Output
-DACK7/-CAS1L
DMA Acknowledge 0-3, 5-7 are active-low acknowledge
signals issued by the 82C836 after a DMA service request
(via a DRQ line) and successful arbitration. During
power-on reset, these signals are used for Reset Strap
options. In MRA mode, the functions of these pins change
as indicated.
55
Output
TC
Terminal Count is an active-high output pulse to the I/O
channel that indicates the end of a DMA transfer.
Table 2-6.
Miscellaneous Signals
Pin
Type
Name
Description
39
Input
PWRGOOD
Power Good is an active-high input from the power supply.
When this signal is high, it indicates all power supply
voltages have reached their working levels. CPURST
(pin 138) and XRST (pin 134) remain high for at least
200
μ
s after PWRGOOD goes high.
138
Output
CPURST
CPU Reset is an active-high output that resets the 80386sx
processor. CPURST goes active at power-up or during a
software-initiated CPU reset. CPURST without XRST is
often used to return the CPU to real mode from protected
mode.
134
Output
XRST
Peripheral Reset is an active-high output that resets external
peripherals and the coprocessor (if present) during
power-up.
132
Output
SPKOUT
Speaker data is a waveform (the output of channel 2 of the
timer/counter gated by bit 1 of port 61H) that is routed to
an external driver circuit, a low pass filter, and then to the
speaker.
I
Signal Descriptions
Pin Assignments
2-8
Revision 3.0
P R E L I M I N A R Y
Chips and Technologies, Inc.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82C836B | Single-Chip 386sx AT |
| 82C862 | FireLink USB Dual Controller Quad Port USB |
| 82C931 | Plug and Play Integrated Audio Controller |
| 82S09 | 576-BIT BIPOLAR RAM (64 X 9) |
| 82S19 | 576-BIT BIPOLAR RAM (64 X 9) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82C836B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT |
| 82C83H | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver |
| 82C84 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A/B | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。