- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376472 > 82C836A-20 (Electronic Theatre Controls, Inc.) Single-Chip 386sx AT PDF資料下載
參數(shù)資料
| 型號： | 82C836A-20 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Single-Chip 386sx AT |
| 中文描述： | 單芯片386sx在 |
| 文件頁數(shù)： | 22/205頁 |
| 文件大小： | 3878K |
| 代理商： | 82C836A-20 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
Table 2-3.
Numeric Coprocessor Interface Signals
Pin
Type
Name
Description
133
Output
-BUSY
Numeric coprocessor busy status output to the
80386sx. This signal normally echoes the state of
-NPBUSY from the 80387sx. During coprocessor
error conditions, it is held low. Also, it is pulsed
repetitively by the 82C836 when no coprocessor is
present.
127
Input
-NPBUSY
Busy status from 80387sx. This signal indicates the
80387sx is currently executing a command.
128
Input
-NPERR
Error signal from the coprocessor.
Table 2-4.
Memory Interface Signals
Pin
Type
Name
Description
108-117
Output
MA0-MA9
Multiplexed DRAM address bits MA 0 to 9 are
outputs to the DRAMs
107-104
Output
-RAS<0:3>,
(MA10)
Row Address Strobes 0 to 3 are active-low strobes
used as RAS controls for the banks of DRAM. Each
bank is 18 bits wide (including 2 bits for parity).
Each byte is addressed with an even or odd CAS
signal. -RAS<0:3>, perform different functions in
an encoded RAS mode. When using a 4MB DRAM
configuration, -RAS3 becomes MA10. For further
details, refer to
Section 5, System Interface
, subsection
titled
DRAM Interface
.
101
Output
-CASH
Column Address Strobe High is an active-low output
to all high (odd) byte DRAMs.
100
Output
-CASL
Column Address Strobe Low is an active-low output
to all low (even) byte DRAMs.
119
Bidirectional
PARH
Parity High is the parity bit from the high-order bytes
of the DRAMs.
118
Bidirectional
PARL
Parity Low is the parity bit from the low-order bytes
of the DRAMs.
103
Output
-MWE
Memory Write Enable is an active-low output
connected to all DRAMs. -MWE is normally low, but
is high for read cycle. This signal can also be used
directly to control the direction of the transceivers (if
present) that buffer the DRAM data to or from the
CPU local data bus.
38
Output
-ROMCS
ROM Chip Select is an active-low output to the
EPROM(s). -ROMCS becomes active for the
progammed address range.
Pin Assignments
Signal Descriptions
I
Chips and Technologies, Inc.
P R E L I M I N A R Y
Revision 3.0
2-5
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82C836B | Single-Chip 386sx AT |
| 82C862 | FireLink USB Dual Controller Quad Port USB |
| 82C931 | Plug and Play Integrated Audio Controller |
| 82S09 | 576-BIT BIPOLAR RAM (64 X 9) |
| 82S19 | 576-BIT BIPOLAR RAM (64 X 9) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82C836B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT |
| 82C83H | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver |
| 82C84 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A/B | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。