- 您現(xiàn)在的位置：買賣IC網 > PDF目錄376472 > 82C836A-20 (Electronic Theatre Controls, Inc.) Single-Chip 386sx AT PDF資料下載
參數(shù)資料
| 型號： | 82C836A-20 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | Single-Chip 386sx AT |
| 中文描述： | 單芯片386sx在 |
| 文件頁數(shù)： | 90/205頁 |
| 文件大?。?/td> | 3878K |
| 代理商： | 82C836A-20 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁當前第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁
B7
B6
B5
B4
B3
B2
B1
B0
________ ________ ________ ________ ________ ________ ________ ________
RIS
Select between IRR and ISR
RR
Read Register
PM
Polled Mode
1
SI
Select Initialization Mode
SMM
ESMM
Special Mask Mode
Enable Set/Reset
Special Mask Mode
0
bits:
B0
RIS
This bit selects between the IRR and the ISR during status read
operations if RR = 1. IRR is selected if this bit is set to one. ISR is
selected if this bit is set to zero.
When the RR bit is one, reading the status port at address 020H
(0A0H) causes the contents of IRR or ISR (determined by RIS) to be
placed on XD<7:0>. Asserting PM forces RR reset.
Polled Mode is enabled by writing a one to bit 2 of OCW3 causing
the 82C836 to perform the equivalent of an INTA cycle during the
next I/O read operation to the controller. The byte read during this
cycle sets bit 7 if an interrupt is pending. If bit 7 of the byte is set,
the level of the highest pending request is encoded on bit 2-0. The
IRR remains frozen until the read cycle is completed, at which time
the PM bit is reset.
This bit is set to one.
See SI shown in OCW2.
If ESMM and SMM are both written with a one, the Special Mask
Mode is enabled. Writing a one to ESMM and a zero to SMM
disables Special Mask mode. During Special Mask mode, writing a
one to any bit position inhibits interrupts; a zero enables interrupts on
the associated channel by causing the Priority Resolver to ignore the
condition for the ISR.
Writing a one in this bit position enables the Set/Reset Special Mask
Mode function controlled by bit 5 (SMM). ESMM allows the other
functions in OCW3 to be accessed and manipulated without
affecting the Special Mask mode state.
This bit is set to zero.
B1
RR
B2
PM
B3
B4
B5
1
SI
SMM
B6
ESMM
B7
0
Figure 7-14.
OCW3----Address 020H (0A0H) Write Only
I
Programming the Interrupt Controller
Interrupt Controller
7-14
Revision 3.0
P R E L I M I N A R Y
Chips and Technologies, Inc.
相關PDF資料 |
PDF描述 |
|---|---|
| 82C836B | Single-Chip 386sx AT |
| 82C862 | FireLink USB Dual Controller Quad Port USB |
| 82C931 | Plug and Play Integrated Audio Controller |
| 82S09 | 576-BIT BIPOLAR RAM (64 X 9) |
| 82S19 | 576-BIT BIPOLAR RAM (64 X 9) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| 82C836B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Single-Chip 386sx AT |
| 82C83H | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Octal Latching Inverting Bus Driver |
| 82C84 | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A | 制造商:INTERSIL 制造商全稱:Intersil Corporation 功能描述:CMOS Clock Generator Driver |
| 82C84A/B | 制造商: 功能描述: 制造商:undefined 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。