- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄298744 > A42MX16-3BG100 (Electronic Theatre Controls, Inc.) 40MX and 42MX FPGA Families PDF資料下載
參數(shù)資料
| 型號： | A42MX16-3BG100 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 40MX and 42MX FPGA Families |
| 中文描述： | 40MX和42MX FPGA系列 |
| 文件頁數(shù)： | 103/120頁 |
| 文件大小： | 854K |
| 代理商： | A42MX16-3BG100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁當(dāng)前第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁
83
4958B–AUTO–11/10
Atmel ATA6285/ATA6286 [Preliminary]
3.13.5.2
The Counter2 Stage
The counter stage has three input signals (CL2, T2ICP and CLK
T1) and four output signals
(T2CAP, T2OVF, T2COM and CLK
T2). The CL2 supplies the Timer/Counter (T2CNT) with
clocks and the T2ICP signal or CLK
T1 signal capture the counter value in the capture register.
The CLK
T2 is the output clock and T2CAP, T2OVF, and T2COMP are the interrupt request sig-
nals of the counter stage.
Figure 3-30. 16-bit Counter Stage
Signal description of the Timer/counter2 (internal signals):
CL2
Timer/counter input clock
CLK
T1
Timer1 output clock
T2ICP
Timer2 input capture signal
T2CAP
Timer/counter capture event interrupt
T2OVF
Timer/counter counter overflow interrupt
T2COM
Timer/counter compare match interrupt
CLK
T2
Timer/counter stage output clock
CMR
Timer/counter compare register match
CMF
Timer/counter compare fixed TOP match
CPR
Timer/counter reset for capture event
RES
Timer/counter reset (clear all bits)
OVF
Timer/counter overflow
T2CPE
Timer/counter capture signal
CLKT1
T2CNT
T2ICP
CL2
T2OVF
T2CAP
T2COMP
CLKT2
T2COR
T2ICR
Timer/Counter
Control
T2CPIM
T2OTM
T2OIM
T2CPRM
T2CTM
T2CIM
T2CRM
T2TP1..0
CPR
T2CPE
CP
OVF
CMR
CMF
RES
= 0x00FF
Fixed TOP values
= 0x01FF
Disable
= 0x03FF
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A42MX16-3PL100 | 40MX and 42MX FPGA Families |
| A42MX16-3PL100A | 40MX and 42MX FPGA Families |
| A42MX16-3PQ100A | 40MX and 42MX FPGA Families |
| A42MX16-3VQ100 | 40MX and 42MX FPGA Families |
| A42MX16-3VQ100A | 40MX and 42MX FPGA Families |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A42MX16-3BG100A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-3BG100B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-3BG100ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-3BG100I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-3BG100M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。