- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄298744 > A42MX16-3BG100 (Electronic Theatre Controls, Inc.) 40MX and 42MX FPGA Families PDF資料下載
參數(shù)資料
| 型號： | A42MX16-3BG100 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 40MX and 42MX FPGA Families |
| 中文描述： | 40MX和42MX FPGA系列 |
| 文件頁數(shù)： | 81/120頁 |
| 文件大?。?/td> | 854K |
| 代理商： | A42MX16-3BG100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁當(dāng)前第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁
63
4958B–AUTO–11/10
Atmel ATA6285/ATA6286 [Preliminary]
3.12.3.3
Alternate Functions of Port C
The Port C pins with alternate function are shown in Table 3-25.
The alternate pin configuration on Port C:
PCINT10 - Port C, Bit 2
PCINT10, Pin Change Interrupt Source 10: The PC2 pin can serve as an external interrupt
source.
CLKO/PCINT9 - Port C, Bit 1
CLKO: Divided System Clock Output. The divided system clock can be output on the PC1 pin.
The divided system clock will be output if the CKOUT-Fuse bit is set (one), regardless of the
PORTC1 and DDC1 setting. It will also be output during reset.
PCINT9, Pin Change Interrupt Source 9: The PC1 pin can serve as an external interrupt source.
ECIN0/PCINT8 - Port C, Bit 0
ECIN0: External Clock Input 0. External system clock input 0 for the clock module on PC0 pin.
When used as a clock pin, the pin can not be used as an I/O pin. The clock will be input if the
CMM[1..0] bits are set (one), the ECINS bit is cleared (zero) and CSS bit is set (one) in the
CMCR register, regardless of the PORTC0 and DDC0 setting, and PORTC0, DDC0 and PINC0
will all read 0.
PCINT8, Pin Change Interrupt Source 8: The PC0 pin can serve as an external interrupt source.
Table 3-24.
Overriding Signals for Alternate Functions in PB3..PB0
Signal Name
PB3/MOSI/PCINT3
PB2/T2I/PCINT2
PB1/T3O/PCINT1
PB0/T3ICP/PCINT0
PUOE
SPE
× NMSTR
0
PUOV
PORT3
× NPUD
0
DDOE
SPE
× NMSTR
0
DDOV
0
PVOE
SPE
× MSTR
0
T3O ENABLE
0
PVOV
SPI MSTR OUTPUT
0
T3O
0
DIEOE
PCINT3
× PCIE0
PCINT2
× PCIE0
PCINT1
× PCIE0
PCINT0
× PCIE0
DIEOV
1
DI
PCINT3 INPUT
SPI SLAVE INPUT
PCINT2 INPUT
T2I INPUT
PCINT1 INPUT
PCINT0 INPUT
T3ICP INPUT
AIO
-
Table 3-25.
Port C Pins Alternate Functions
Port Pin
Alternate Functions
PC2
PCINT10 (Pin Change Interrupt 10)
PC1
PCINT9 (Pin Change Interrupt 9)
CLKO (Clock output pin for System clock)
PC0
PCINT8 (Pin Change Interrupt 8)
EXIN0 (External Clock input 0 pin)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A42MX16-3PL100 | 40MX and 42MX FPGA Families |
| A42MX16-3PL100A | 40MX and 42MX FPGA Families |
| A42MX16-3PQ100A | 40MX and 42MX FPGA Families |
| A42MX16-3VQ100 | 40MX and 42MX FPGA Families |
| A42MX16-3VQ100A | 40MX and 42MX FPGA Families |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A42MX16-3BG100A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-3BG100B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-3BG100ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-3BG100I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-3BG100M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。