- 您現(xiàn)在的位置：買賣IC網 > PDF目錄371054 > MC68SC302 (Motorola, Inc.) 32-Bit Microprocessor(32位微處理器) PDF資料下載
參數(shù)資料
| 型號： | MC68SC302 |
| 廠商： | Motorola, Inc. |
| 英文描述： | 32-Bit Microprocessor(32位微處理器) |
| 中文描述： | 32位微處理器（32位微處理器） |
| 文件頁數(shù)： | 55/218頁 |
| 文件大小： | 521K |
| 代理商： | MC68SC302 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁當前第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁
Communications Processor (CP)
MOTOROLA
MC68SC302 USER’S MANUAL
4-9
The GCI interface supports the CCITT I.460 recommendation for data rate adaptation. The
GCI interface can access each bit of the B channel as an 8-kbps channel. The mask register
(SIMASK) for the B channels specifies which bits are supported by the GCI interface. The
receiver will receive only the bits that are enabled by SIMASK; the transmitter will transmit
only the bits that are enabled by SIMASK and will not drive the L1TXD pin otherwise (L1TXD
in GCI mode is an open-drain output).
The SC302 supports contention detection on the D channel. When the SC302 has data to
transmit on the D channel, it checks bit 4 of the SCIT C/I channel 2. The physical layer
device monitors the physical layer bus for activity on the D channel and indicates with this
bit that the channel is free. If a collision is detected on the D channel, the physical layer
device sets bit 4 of C/I channel 2 to logic high. The SC302 then aborts its transmission and
retransmits the frame when this bit is asserted again. This procedure is handled
automatically for the first two buffers of a frame. The L1GRNT line may also be used for
access to the S interface D channel. This signal is checked by the SC302, and the physical
layer device should indicate that the S interface D channel is free by asserting L1GRNT.
In the deactivated state, the clock pulse is disabled, and the data line is a logic one. The
layer-1 device activates the SC302 by enabling the clock pulses and by an indication in the
channel 0 C/I channel. The SC302 will then report to the host by a maskable interrupt that
a valid indication is in the SMC2 receive buffer descriptor.
When the host activates the line, it sets SETZ in the serial interface mode (SIMODE)
register, causing the data output from L1TXD to become a logic zero. Code 0 (command
timing TIM) will be transmitted on channel 0 C/I channel to the layer-1 device until the SETZ
is reset. The physical layer device will resume transmitting the clock pulses and will give an
indication in the channel 0 C/I channel. The host should reset SETZ to enable data output.
4.3.3 PCM Highway Mode
In PCM highway mode, one, two, or all three SCCs can be multiplexed together to support
various time-division multiplexed interfaces. PCM highway supports the standard T1 and
CEPT interfaces as well as user-defined interfaces. In this mode, the ISDN pins have new
names and functions (see Table 4-1).
L1CLK is always an input to the SC302 in PCM highway mode and is used as both a receive
and transmit clock. Thus, data is transmitted and received simultaneously in PCM highway
mode. (If receive data needs to be clocked into the SC302 at a different time or speed than
Table 4-1. ISDN Pin Functions in PCM Highway Mode
SIGNAL
DEFINITION
FUNCTION
L1RXD
L1TXD
L1CLK
L1SYNC
PSYNC
L1RQ
Receive Data
Transmit Data
Receive and Transmit Clock
Sync Signal 0
Sync Signal 1
SCC1 Request-to-Send Signals
Input
Output
Input
Input
Input
Outputs
相關PDF資料 |
PDF描述 |
|---|---|
| MC68SEC000D | Dual Audio Operational Amplifier 8-PDIP -40 to 85 |
| MC68SEC000FU20 | Addendum to M68000 User Manual |
| MC68SEC000 | Addendum to M68000 User Manual |
| MC68SEC000CFU10 | M68000 USERS MANUAL ADDENDUM |
| MC68HC000 | 1.25V 100ppm/Degrees C, 50uA in SOT23-3 Series (Bandgap) Voltage Reference 3-SOT-23 -40 to 125 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC68SEC000AA10 | 功能描述:微處理器 - MPU 8/16/32 BIT MPU STATIC RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MC68SEC000AA10R2 | 功能描述:IC MPU 32BIT 10MHZ 64-QFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M680x0 標準包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應商設備封裝:357-PBGA（25x25） 包裝:托盤 |
| MC68SEC000AA16 | 功能描述:微處理器 - MPU 8/16/32 BIT MPU STATIC RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MC68SEC000AA16 | 制造商:Freescale Semiconductor 功能描述:Microprocessor |
| MC68SEC000AA16R2 | 功能描述:微處理器 - MPU 8/16/32 BIT MPU STATIC RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324 |
發(fā)布緊急采購，3分鐘左右您將得到回復。