- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371054 > MC68SC302 (Motorola, Inc.) 32-Bit Microprocessor(32位微處理器) PDF資料下載
參數(shù)資料
| 型號： | MC68SC302 |
| 廠商： | Motorola, Inc. |
| 英文描述： | 32-Bit Microprocessor(32位微處理器) |
| 中文描述： | 32位微處理器（32位微處理器） |
| 文件頁數(shù)： | 78/218頁 |
| 文件大?。?/td> | 521K |
| 代理商： | MC68SC302 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁當前第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁
Communications Processor (CP)
4-32
MC68SC302 USER’S MANUAL
MOTOROLA
erates the TXE interrupt (if enabled). The channel will resume transmission automati-
cally if the RTE bit is set, or after the RESTART TRANSMIT command is given if the
RTE bit is cleared.
Reception Errors:
1. Overrun Error. The HDLC controller maintains an internal three-word FIFO for receiv-
ing data. The CP begins processing the data and updating the CRC when the first
word is received in the FIFO. When a receive FIFO overrun occurs, the channel writes
the received data byte to the internal FIFO over the previously received byte. The pre-
vious data byte and the frame status are lost. Then the channel closes the buffer with
the overrun (OV) bit in the BD set and generates the RXF interrupt (if enabled). The
receiver then enters the hunt mode.
2. Abort Sequence. An abort sequence is detected by the HDLC controller when seven
or more consecutive ones are received while receiving a frame. When this error oc-
curs, the channel closes the buffer by setting the Rx abort sequence (AB) bit in the BD
and generates the RXF interrupt (if enabled). The receiver then enters hunt mode im-
mediately. The CRC and nonoctet error status conditions are not checked on aborted
frames.
3. Nonoctet Aligned Frame. When this error occurs, the channel writes the received data
to the data buffer, closes the buffer, sets the Rx nonoctet aligned frame (NO) bit in the
BD, and generates the RXF interrupt (if enabled). The CRC error status should be dis-
regarded on nonoctet frames. After a nonoctet aligned frame is received, the receiver
enters hunt mode (an immediately following back-to-back frame will be received). The
nonoctet data may be derived from the last word in the data buffer as follows:
Consistent with other HDLC operation, the MSB is the first bit received in this word,
and the low-order valid data bit is the last.
4. CRC Error. When this error occurs, the channel writes the received CRC to the data
buffer, closes the buffer, sets the CR bit in the BD, and generates the RXF interrupt (if
enabled). After receiving a frame with a CRC error, the received enters hunt mode (An
immediately following back-to-back frame will be received). CRC checking cannot be
disabled, but the CRC error may be ignored if checking is not required.
4.5.10.8 HDLC RECEIVE BUFFER DESCRIPTOR (RX BD).
The HDLC controller uses
the Rx BD to report information about the received data for each buffer. The Rx BD is shown
in Figure 4-11.
Figure 4-11. HDLC Receive Buffer Descriptor
MSB
LSB
1
0
0
1
LEADING ZEROS
VALID DATA
NOT VALID DATA
15
E
14
L
13
F
12
NO
11
AB
10
CR
9
8
7
6
5
4
3
2
1
0
OV
-—
DATA LENGTH
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68SEC000D | Dual Audio Operational Amplifier 8-PDIP -40 to 85 |
| MC68SEC000FU20 | Addendum to M68000 User Manual |
| MC68SEC000 | Addendum to M68000 User Manual |
| MC68SEC000CFU10 | M68000 USERS MANUAL ADDENDUM |
| MC68HC000 | 1.25V 100ppm/Degrees C, 50uA in SOT23-3 Series (Bandgap) Voltage Reference 3-SOT-23 -40 to 125 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68SEC000AA10 | 功能描述:微處理器 - MPU 8/16/32 BIT MPU STATIC RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MC68SEC000AA10R2 | 功能描述:IC MPU 32BIT 10MHZ 64-QFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:M680x0 標準包裝:2 系列:MPC8xx 處理器類型:32-位 MPC8xx PowerQUICC 特點:- 速度:133MHz 電壓:3.3V 安裝類型:表面貼裝 封裝/外殼:357-BBGA 供應商設(shè)備封裝:357-PBGA（25x25） 包裝:托盤 |
| MC68SEC000AA16 | 功能描述:微處理器 - MPU 8/16/32 BIT MPU STATIC RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324 |
| MC68SEC000AA16 | 制造商:Freescale Semiconductor 功能描述:Microprocessor |
| MC68SEC000AA16R2 | 功能描述:微處理器 - MPU 8/16/32 BIT MPU STATIC RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324 |
發(fā)布緊急采購，3分鐘左右您將得到回復。