- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383644 > MT90500 (Mitel Networks Corporation) Multi-Channel ATM AAL1 SAR(多通道 ATM AAL1分段及重組設備（基于通訊總線的系統(tǒng)與ATM網(wǎng)絡的接口）) PDF資料下載
參數(shù)資料
| 型號： | MT90500 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Multi-Channel ATM AAL1 SAR(多通道 ATM AAL1分段及重組設備（基于通訊總線的系統(tǒng)與ATM網(wǎng)絡的接口）) |
| 中文描述： | 多通道自動柜員機AAL1特區(qū)（多通道自動柜員機AAL1分段及重組設備（基于通訊總線的系統(tǒng)與空中交通管理網(wǎng)絡的接口）） |
| 文件頁數(shù)： | 109/159頁 |
| 文件大小： | 514K |
| 代理商： | MT90500 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁當前第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
MT90500
109
Table 67 - DIVX Register
Address: 60A8 (Hex)
Label: DIVX
Reset Value: 2000 (Hex)
Label
Bit Position
Type
Description
DIVX
13:0
R/W
This value is used (along with DIVXN, in the next register) to divide MCLK to obtain an
RXVCLK reference. The average frequency of RXVCLK is obtained as follows:
Note that when a new RXVCLK setting requires a change to this register and to the DIVX
Ratio Register, these two writes should be performed as closely together as possible. This
is required to prevent drifting of the REF8KCLK output frequency during the period that
one register has been updated but the other hasn’t.
Reserved
15:14
R/W
Reserved. Should be written as “00”.
Table 68 - DIVX Ratio Register
Address: 60AA (Hex)
Label: DIVXR
Reset Value: 0FFF (Hex)
Label
Bit Position
Type
Description
DIVXN
11:0
R/W
This value defines how many times MCLK will be divided by (DIVX + 2) and how many
times it will be divided by (DIVX + 3), as per the formula shown in 60A8h above. When
001h, MCLK is divided by (DIVX + 2) once, then divided 4095 times by (DIVX + 3).
Note: 0 is an illegal value for DIVXN (same ratio as 1)
Reserved
15:12
R/W
Reserved. Should be written as “0000”.
Table 69 - SRTS Transmit Gapping Divider Register
Address: 60B0(Hex)
Label: SRTGD
Reset Value: 0000 (Hex)
Label
Bit Position
Type
Description
TX_Gapping
7:0
R/W
This field provides the separation between consecutive pulses of the f
B
clock. This field
should be set according to the following formula: (256 / number of channels per VC) - 1.
The result must be rounded down.
1 channel -> 255
2 channels -> 127
3 channels -> 84
...
TX_Ch_per_VC
14:8
R/W
Number of channels in the VC that is selected for transmitting the SRTS.
0h -> 1 channel
1h -> 2 channels
...
79h -> 122 channels
Note:
Since maximum number of channels per VC is 122, values 7A:7F are reserved.
Reserved
15
R/W
Reserved. Should be written as ‘0’.
RXVCLKavg
MCLK
-------------------+
DIVXN
DIVX
4096
3
+
)
4096
DIVXN
–
(
)
×
+
------------------------------------------------------------------1
×
=
相關PDF資料 |
PDF描述 |
|---|---|
| MT90500 | Multi-Channel ATM AAL1 SAR |
| MT90500AL | Multi-Channel ATM AAL1 SAR |
| MT90502 | Multi-Channel AAL2 SAR(多通道 ATM AAL2分段及重組設備（基于通訊總線的系統(tǒng)與ATM網(wǎng)絡的接口）) |
| MT90732AP | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90732 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MT90500AL | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:Multi-Channel ATM AAL1 SAR |
| MT90500AL-ENG1 | 制造商:Mitel Networks Corporation 功能描述: |
| MT90502 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Multi-Channel AAL2 SAR |
| MT90502_06 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Multi-Channel AAL2 SAR |
| MT90502AG | 制造商:Rochester Electronics LLC 功能描述: 制造商:Zarlink Semiconductor Inc 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。