- 您現在的位置：買賣IC網 > PDF目錄383644 > MT90500 (Mitel Networks Corporation) Multi-Channel ATM AAL1 SAR(多通道 ATM AAL1分段及重組設備（基于通訊總線的系統與ATM網絡的接口）) PDF資料下載
參數資料
| 型號： | MT90500 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Multi-Channel ATM AAL1 SAR(多通道 ATM AAL1分段及重組設備（基于通訊總線的系統與ATM網絡的接口）) |
| 中文描述： | 多通道自動柜員機AAL1特區(qū)（多通道自動柜員機AAL1分段及重組設備（基于通訊總線的系統與空中交通管理網絡的接口）） |
| 文件頁數： | 8/159頁 |
| 文件大?。?/td> | 514K |
| 代理商： | MT90500 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
MT90500
8
List of Tables
Table 1 -
Table 2 -
Table 3 -
Table 4 -
Table 5 -
Table 6 -
Table 7 -
Table 8 -
Table 9 -
Table 10 - Effect of PSEL Field on P-byte Generation.......................................................................................53
Table 11 - Register Summary ............................................................................................................................82
Table 12 - Main Control Register .......................................................................................................................84
Table 13 - Main Status Register.........................................................................................................................84
Table 14 - Window to External Memory Register - CPU....................................................................................85
Table 15 - Read Parity Register.........................................................................................................................85
Table 16 - Memory Configuration Register ........................................................................................................86
Table 17 - TX_SAR Control Register.................................................................................................................87
Table 18 - TX_SAR Status Register...................................................................................................................87
Table 19 - TX_SAR Scheduler Base Register ...................................................................................................88
Table 20 - TX_SAR Frame End Register...........................................................................................................88
Table 21 - TX_SAR End Ratio Register.............................................................................................................88
Table 22 - TX_SAR Control Structure Base Address Register..........................................................................89
Table 23 - Transmit Data Cell FIFO Base Address Register .............................................................................89
Table 24 - Transmit Data Cell FIFO Write Pointer Register...............................................................................89
Table 25 - Transmit Data Cell FIFO Read Pointer Register...............................................................................90
Table 26 - RX_SAR Control Register.................................................................................................................91
Table 27 - RX_SAR Status Register..................................................................................................................92
Table 28 - RX_SAR Misc. Event ID Register.....................................................................................................92
Table 29 - RX_SAR Misc. Event Counter Register............................................................................................92
Table 30 - RX_SAR Underrun Event ID Register...............................................................................................93
Table 31 - RX_SAR Underrun Event Counter Register .....................................................................................93
Table 32 - RX_SAR Overrun Event ID Register.................................................................................................93
Table 33 - RX_SAR Overrun Event Counter Register .......................................................................................93
Table 34 - UTOPIA Control Register..................................................................................................................94
Table 35 - UTOPIA Status Register...................................................................................................................94
Table 36 - VPI / VCI Concatenation Register.....................................................................................................95
Table 37 - VPI Match Register...........................................................................................................................95
Table 38 - VPI Mask Register ............................................................................................................................95
Table 39 - VCI Match Register...........................................................................................................................95
Table 40 - VCI Mask Register............................................................................................................................96
Table 41 - VPI Timing Register..........................................................................................................................96
Table 42 - VCI Timing Register..........................................................................................................................96
Table 43 - Lookup Table Base Address Register...............................................................................................96
Table 44 - Receive Data Cell FIFO Base Address Register ..............................................................................97
Table 45 - Receive Data Cell FIFO Write Pointer Register................................................................................97
Table 46 - Receive Data Cell FIFO Read Pointer Register................................................................................97
Table 47 - TDM Interface Control Register ........................................................................................................98
Table 48 - TDM Interface Status Register..........................................................................................................99
Primary UTOPIA Bus Pins................................................................................................................19
Secondary UTOPIA Bus Pins ...........................................................................................................20
Microprocessor Bus Interface Pins ...................................................................................................20
External Memory Interface Pins........................................................................................................21
Master Clock, Test, and Power Pins.................................................................................................22
TDM Port Pins...................................................................................................................................23
Reset State of I/O and Output Pins...................................................................................................24
Pinout Summary................................................................................................................................25
Memory Size Combinations..............................................................................................................39
相關PDF資料 |
PDF描述 |
|---|---|
| MT90500 | Multi-Channel ATM AAL1 SAR |
| MT90500AL | Multi-Channel ATM AAL1 SAR |
| MT90502 | Multi-Channel AAL2 SAR(多通道 ATM AAL2分段及重組設備（基于通訊總線的系統與ATM網絡的接口）) |
| MT90732AP | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90732 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| MT90500AL | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:Multi-Channel ATM AAL1 SAR |
| MT90500AL-ENG1 | 制造商:Mitel Networks Corporation 功能描述: |
| MT90502 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Multi-Channel AAL2 SAR |
| MT90502_06 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Multi-Channel AAL2 SAR |
| MT90502AG | 制造商:Rochester Electronics LLC 功能描述: 制造商:Zarlink Semiconductor Inc 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。