參數(shù)資料
型號(hào)： PCI9060ES
廠商： Electronic Theatre Controls, Inc.
英文描述： 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS
中文描述： 12O兼容的PCI總線主控接口芯片的適配器和嵌入式系統(tǒng)
文件頁數(shù)： 4/192頁
文件大?。?/td> 1551K
代理商： PCI9060ES
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
PCI 9080
TABLE OF CONTENTS
PLX Technology, Inc., 1997
Page v
Version 1.01
3.6.2.3
Deadlock and BREQo...................................................................................................................................................26
3.6.2.3.1
Backoff....................................................................................................................................................................26
3.6.2.3.2
Software/Hardware Solution for Systems without Backoff Capability .....................................................................27
3.6.2.3.3
Software Solutions to Deadlock..............................................................................................................................27
3.6.2.4
Direct Slave Lock..........................................................................................................................................................27
3.6.3
Direct Slave Priority ..........................................................................................................................................................27
3.7
DMA OPERATION..................................................................................................................................................28
3.7.1
Non-Chaining Mode DMA.................................................................................................................................................28
3.7.2
Chaining Mode DMA.........................................................................................................................................................29
3.7.3
DMA Data Transfers.........................................................................................................................................................31
3.7.3.1
Local to PCI Bus DMA Transfer....................................................................................................................................31
3.7.3.2
PCI to Local Bus DMA Transfer....................................................................................................................................32
3.7.3.3
Unaligned Transfers .....................................................................................................................................................32
3.7.4
Demand Mode DMA .........................................................................................................................................................32
3.7.5
DMA Priority......................................................................................................................................................................33
3.7.6
DMA Arbitration ................................................................................................................................................................33
3.7.6.1
End of Transfer (EOT0# or EOT1#) Input.....................................................................................................................33
3.7.6.2
DMA Abort....................................................................................................................................................................33
3.7.6.3
Local Latency and Pause Timers..................................................................................................................................33
3.8
VENDOR AND DEVICE ID REGISTERS ...............................................................................................................34
3.9
DOORBELL REGISTERS.......................................................................................................................................34
3.10
MAILBOX REGISTERS...........................................................................................................................................34
3.11
USER INPUT AND OUTPUT..................................................................................................................................34
3.12
INTERRUPTS .........................................................................................................................................................35
3.12.1
PCI Interrupts (INTA#)......................................................................................................................................................35
3.12.1.1
Local Interrupt Input..................................................................................................................................................35
3.12.1.2
Master/Target Abort Interrupt....................................................................................................................................35
3.12.2
Local Interrupts (LINTo#)..................................................................................................................................................36
3.12.2.1
Local to PCI Doorbell Interrupt..................................................................................................................................36
3.12.2.2
PCI to Local Doorbell Interrupt..................................................................................................................................36
3.12.2.3
Built-In Self Test Interrupt (BIST)..............................................................................................................................36
3.12.2.4
DMA Channel 0/1 Interrupts .....................................................................................................................................36
3.12.3
PCI SERR# (PCI NMI)......................................................................................................................................................37
3.12.4
Local LSERR# (Local NMI)...............................................................................................................................................37
3.13
I
2
0 COMPATIBLE MESSAGE UNIT .......................................................................................................................37
3.13.1
Inbound Messages ...........................................................................................................................................................38
3.13.2
Outbound Messages.........................................................................................................................................................38
3.13.3
I
2
O Pointer Management ..................................................................................................................................................38
3.13.4
Inbound Free List FIFO.....................................................................................................................................................39
相關(guān)PDF資料
PDF描述
PCI9060SD 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS
PCI950PT PC Card Support
PCI9656-AC66BI Controller Miscellaneous - Datasheet Reference
PCIB40 PC(ISA)BUS I/O CARD
PCICLOCKGEN_R001 AMD Alchemy? Solutions Au1500? PCI Clock Generation?
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PCI9060ESF 功能描述:數(shù)字總線開關(guān) IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關(guān)數(shù)量:24 傳播延遲時(shí)間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel
PCI9060ESREV1 制造商:PLX Technology 功能描述:
PCI9060SD 制造商:未知廠家 制造商全稱:未知廠家 功能描述:12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS
PCI9060SD-1AF 功能描述:數(shù)字總線開關(guān) IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關(guān)數(shù)量:24 傳播延遲時(shí)間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel
PCI9080 制造商:PLX 制造商全稱:PLX 功能描述:I2O Compatible PCI Bus Master I/O Accelerator Chip
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*