參數(shù)資料
型號： PCI9060ES
廠商： Electronic Theatre Controls, Inc.
英文描述： 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS
中文描述： 12O兼容的PCI總線主控接口芯片的適配器和嵌入式系統(tǒng)
文件頁數(shù)： 99/192頁
文件大?。?/td> 1551K
代理商： PCI9060ES
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁當(dāng)前第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
SECTION 5
PCI 9080
PIN DESCRIPTION
PLX Technology, Inc., 1997
Page 90
Version 1.02
5.2 PIN OUT COMMON TO ALL BUS MODES
Table 5-2. Power and Ground Pin Description
Symbol
Signal Name
Total
Pins
Pin
Type
Pin
Number
Function
TEST
Test
1
I
49
Test Pin. Pull high for test, low for normal operation. When TEST is
pulled high, all outputs except USERO (pin 27) are placed in tri-state.
USERO provides a NAND-TREE output when TEST is pulled high.
VDDL (Core)
Power (+5 V)
6
I
53, 68, 105,
144, 157, 167
Five volt power supply pins for core.
Liberal .01 μF to .1 μF decoupling capacitors should be placed near
the PCI 9080.
VDDH (PCI)
Power
(+5 V or +3.3 V)
3
I
38, 60, 83
Power supply pins for PCI bus pins.
Liberal .01 μF to .1 μF decoupling capacitors should be placed near
the PCI 9080.
VDDH
(Local)
Power
(+5 V)
3
I
1, 124, 184
Power supply pins for local bus pins.
Liberal .01 μF to .1 μF decoupling capacitors should be placed near
the PCI 9080.
VSS
Ground
20
I
22, 37, 45,
52, 59, 67,
75, 82, 90,
98, 104, 114,
123,
134, 143,
156, 166,
183, 193, 208
Ground pins.
Table 5-3. Serial EEPROM Interface Pin Description
Symbol
Signal Name
Total
Pins
Pin
Type
Pin
Number
Function
EECS
Serial EEPROM Chip
Select
1
O
TP
8 mA
176
Serial EEPROM chip select.
EEDI
Serial EEPROM Data
IN
1
O
TP
8 mA
172
Write data to serial EEPROM.
EEDO
Serial EEPROM Data
OUT
1
I
171
Read data from serial EEPROM.
EESK
Serial Data Clock
1
O
TP
8 mA
173
Serial EEPROM clock.
SHORT#
Load Short
1
I
174
When active low, only five 32-bit registers are loaded from the serial
EEPROM. When active high, all local configuration registers are also
loaded from serial EEPROM.
EESEL
Serial EEPROM
Select
1
I
175
When high, use 93CS46 (1K bit) serial EEPROM.
When low, use 93CS56 (2K bit) serial EEPROM.
Note:
can operate up to 1 MHz.
Serial EEPROM interface operates at the core voltage (+5 V). PCI 9080 requires the use of a serial EEPROM that
相關(guān)PDF資料
PDF描述
PCI9060SD 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS
PCI950PT PC Card Support
PCI9656-AC66BI Controller Miscellaneous - Datasheet Reference
PCIB40 PC(ISA)BUS I/O CARD
PCICLOCKGEN_R001 AMD Alchemy? Solutions Au1500? PCI Clock Generation?
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PCI9060ESF 功能描述:數(shù)字總線開關(guān) IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關(guān)數(shù)量:24 傳播延遲時間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel
PCI9060ESREV1 制造商:PLX Technology 功能描述:
PCI9060SD 制造商:未知廠家 制造商全稱:未知廠家 功能描述:12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS
PCI9060SD-1AF 功能描述:數(shù)字總線開關(guān) IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關(guān)數(shù)量:24 傳播延遲時間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel
PCI9080 制造商:PLX 制造商全稱:PLX 功能描述:I2O Compatible PCI Bus Master I/O Accelerator Chip
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*