- 您現(xiàn)在的位置：買賣IC網 > PDF目錄367822 > PCI9060SD (Electronic Theatre Controls, Inc.) 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS PDF資料下載
參數資料
| 型號： | PCI9060SD |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| 中文描述： | 12O兼容的PCI總線主控接口芯片的適配器和嵌入式系統(tǒng) |
| 文件頁數： | 76/192頁 |
| 文件大?。?/td> | 1551K |
| 代理商： | PCI9060SD |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁當前第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
SECTION 4
PCI 9080
REGISTERS
PLX Technology, Inc., 1997
Page 67
Version 1.02
4.4.7 (LBRD0; PCI:18h, LOC:98h) Local Address Space 0/Expansion ROM Bus Region
Descriptor Register
Table 4-39. (LBRD0; PCI:18h, LOC:98h) Local Address Space 0/Expansion ROM Bus Region Descriptor Register
Field
Description
Read
Write
Value after Reset
1:0
Memory Space 0 Local Bus Width. Value of 00 indicates bus width of 8 bits, a value
of 01 indicates bus width of 16 bits and a value of 10 or 11 indicates bus width of
32 bits.
Yes
Yes
S = 01
J = 11
C = 11
5:2
Memory Space 0 Internal Wait States (data to data; 0-15 wait states).
Yes
Yes
0
6
Memory Space 0 Ready Input Enable. Value of 1 enables Ready input. Value of 0
disables Ready input.
Yes
Yes
0
7
Memory Space 0 BTERM# Input Enable. Value of 1 enables BTERM# input. Value
of 0 disables BTERM# input. If this bit is set to 0, PCI 9080 bursts four Lword
maximum at a time.
Yes
Yes
0
8
Memory Space 0 Prefetch Disable. If mapped into memory space, a value of 0
enables read prefetching. Value of 1 disables prefetching. If prefetching is disabled,
PCI 9080 disconnects after each memory read.
Yes
Yes
0
9
Expansion ROM Space Prefetch Disable. Value of 0 enables read prefetching.
Value of 1 disables prefetching. If prefetching is disabled, PCI 9080 disconnects
after each memory read.
Yes
Yes
0
10
Read Prefetch Count Enable. When set to 1 and memory prefetching is enabled,
PCI 9080 prefetches up to the number of Lwords specified in the prefetch count.
When set to 0, PCI 9080 ignores the count and continues prefetching until
terminated by the PCI bus.
Yes
Yes
0
14:11
Prefetch Counter. Number of Lwords to prefetch during memory read cycles (0-15).
A count of zero selects a prefetch of 16 Lwords.
Yes
Yes
0
15
Reserved.
Yes
No
0
17:16
Expansion ROM Space Local Bus Width. Value of 00 indicates bus width of 8 bits,
a value of 01 indicates bus width of 16 bits and a value of 10 or 11 indicates bus
width of 32 bits.
Yes
Yes
S = 01
J = 11
C = 11
21:18
Expansion ROM Space Internal Wait States (data to data; 0-15 wait states).
Yes
Yes
0
22
Expansion ROM Space Ready Input Enable. Value of 1 enables Ready input. Value
of 0 disables Ready input.
Yes
Yes
0
23
Expansion ROM Space BTERM# Input Enable. Value of 1 enables BTERM# input.
Value of 0 disables BTERM# input. If this bit is set to 1, PCI 9080 bursts four Lword
maximum at a time.
Yes
Yes
0
24
Memory Space 0 Burst Enable. Value of 1 enables bursting. Value of 0 disables
bursting. If burst is disabled, the local bus performs continuous single cycles for
burst PCI read/write cycles.
Yes
Yes
0
25
Extra Long Load from serial EEPROM. Value of 1 loads the Subsystem ID and
Local Address Space 1 registers. Value of 0 indicates not to load them.
Yes
No
0
26
Expansion ROM Space Burst Enable. Value of 1 enables bursting. Value of 0
disables bursting. If burst is disabled, the local bus performs continuous single
cycles for burst PCI read/write cycles.
Yes
Yes
0
27
Direct Slave PCI Write Mode. Value of 0 indicates PCI 9080 should disconnect
when the Direct Slave write FIFO is full. Value of 1 indicates PCI 9080 should de-
assert TRDY# when the write FIFO is full.
Yes
Yes
0
31:28
PCI Target Retry Delay Clocks. Contains the value (multiplied by 8) of the number
of PCI bus clocks after receiving a PCI local read or write access and not
successfully completing a transfer. Only pertains to Direct Slave writes when bit 27
is set to 1.
Yes
Yes
4
(32 clocks)
相關PDF資料 |
PDF描述 |
|---|---|
| PCI950PT | PC Card Support |
| PCI9656-AC66BI | Controller Miscellaneous - Datasheet Reference |
| PCIB40 | PC(ISA)BUS I/O CARD |
| PCICLOCKGEN_R001 | AMD Alchemy? Solutions Au1500? PCI Clock Generation? |
| PCK2000 | CK97 (66/100MHz) System Clock Generator(CK97 (66/100MHz) 系統(tǒng)時鐘發(fā)生器) |
相關代理商/技術參數 |
參數描述 |
|---|---|
| PCI9060SD-1AF | 功能描述:數字總線開關 IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關數量:24 傳播延遲時間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel |
| PCI9080 | 制造商:PLX 制造商全稱:PLX 功能描述:I2O Compatible PCI Bus Master I/O Accelerator Chip |
| PCI9080 REV3 | 制造商:PLX TECH 功能描述: |
| PCI9080-3 | 功能描述:外圍驅動器與原件 - PCI I2O Compatible PCI BUS MASTER I/O CHIP RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray |
| PCI9080-3 G | 功能描述:外圍驅動器與原件 - PCI 32Bit Master Chip RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復。