- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄367822 > PCI9060SD (Electronic Theatre Controls, Inc.) 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS PDF資料下載
參數(shù)資料
| 型號(hào)： | PCI9060SD |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 12O COMPATIBLE PCI BUS MASTER INTERFACE CHIP FOR ADAPTERS AND EMBEDDED SYSTEMS |
| 中文描述： | 12O兼容的PCI總線主控接口芯片的適配器和嵌入式系統(tǒng) |
| 文件頁數(shù)： | 78/192頁 |
| 文件大?。?/td> | 1551K |
| 代理商： | PCI9060SD |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁當(dāng)前第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁
SECTION 4
PCI 9080
REGISTERS
PLX Technology, Inc., 1997
Page 69
Version 1.02
4.4.11 (DMPBAM; PCI:28h, LOC:A8h) PCI Base Address (Remap) Register for Direct Master to
PCI Memory
Table 4-43. (DMPBAM; PCI:28h, LOC:A8h) PCI Base Address (Remap) Register for Direct Master to PCI Memory
Field
Description
Read
Write
Value after Reset
0
Direct Master Memory Access Enable. Value of 1 enables decode of Direct Master
Memory accesses. Value of 0 disables decode of Direct Master Memory accesses.
Yes
Yes
0
1
Direct Master I/O Access Enable. Value of 1 enables decode of Direct Master I/O
accesses. Value of 0 disables decode of Direct Master I/O accesses.
Yes
Yes
0
2
LLOCK# Input Enable. Value of 1 enables LLOCK# input, enabling PCI-locked
sequences. Value of 0 disables LLOCK# input.
Yes
Yes
0
12, 3
Direct Master Read Prefetch Size control. Values:
00 = PCI 9080 continues to prefetch read data from the PCI bus until Direct Master
access is finished. This may result in an additional four unneeded Lwords being
prefetched from the PCI bus.
01 = Prefetch up to four Lwords from the PCI bus
10 = Prefetch up to eight Lwords from the PCI bus
11 = Prefetch up to 16 Lwords from the PCI bus
If PCI memory prefetch is not wanted, performs a Direct Master single cycle.
The direct master burst reads must not exceed the programmed limit.
Yes
Yes
00
4
Direct Master PCI Read Mode. Value of 0 indicates PCI 9080 should release the
PCI bus when the read FIFO becomes full. Value of 1 indicates PCI 9080 should
keep the PCI bus and de-assert IRDY when the read FIFO becomes full.
Yes
Yes
0
10, 8:5
Programmable Almost Full Flag. When the number of entries in the 32 word direct
master write FIFO exceeds this value, the output pin DMPAF# is asserted low.
Yes
Yes
000
9
Write and Invalidate Mode. When set to 1, PCI 9080 waits for 8 or 16 Lwords to be
written from the local bus before starting PCI access. When set, all local Direct
Master to PCI write accesses must be 8 or 16 Lword bursts.
Use in conjunction with (PCI:04h)(LOC:04h) (refer to Table 4-11[4] and Section
3.6.1.9.2, “Direct Master Write and Invalidate”).
Yes
Yes
0
11
Direct Master Prefetch Limit. If set to 1, don’t prefetch past 4K (4098 bytes)
boundaries.
Yes
Yes
0
13
I/O Remap Select. When set to 1, forces PCI address bits [31:16] to all zeros.
When set to 0, uses bits [31:16] of this register as PCI address bits [31:16].
Yes
Yes
0
15:14
Direct Master Write Delay. This register is used to delay the PCI bus request after
direct master burst write cycle has started. Values:
00 = No delay; start the cycle immediately
01 = Delay 4 PCI clocks
10 = Delay 8 PCI clocks
11 = Delay 16 PCI clocks
Yes
Yes
00
31:16
Remap of Local to PCI Space into a PCI Address Space. The bits in this register
remap (replace) the local address bits used in decode as the PCI address bits. This
PCI Remap address is used for Direct Master memory and I/O accesses.
Yes
Yes
0
Note:
Remap Address value must be multiple of Range (
not
the Range register).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PCI950PT | PC Card Support |
| PCI9656-AC66BI | Controller Miscellaneous - Datasheet Reference |
| PCIB40 | PC(ISA)BUS I/O CARD |
| PCICLOCKGEN_R001 | AMD Alchemy? Solutions Au1500? PCI Clock Generation? |
| PCK2000 | CK97 (66/100MHz) System Clock Generator(CK97 (66/100MHz) 系統(tǒng)時(shí)鐘發(fā)生器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PCI9060SD-1AF | 功能描述:數(shù)字總線開關(guān) IC PCI Bus Interface RoHS:否 制造商:Texas Instruments 開關(guān)數(shù)量:24 傳播延遲時(shí)間:0.25 ns 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:TSSOP-56 封裝:Reel |
| PCI9080 | 制造商:PLX 制造商全稱:PLX 功能描述:I2O Compatible PCI Bus Master I/O Accelerator Chip |
| PCI9080 REV3 | 制造商:PLX TECH 功能描述: |
| PCI9080-3 | 功能描述:外圍驅(qū)動(dòng)器與原件 - PCI I2O Compatible PCI BUS MASTER I/O CHIP RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray |
| PCI9080-3 G | 功能描述:外圍驅(qū)動(dòng)器與原件 - PCI 32Bit Master Chip RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。