參數(shù)資料
型號(hào)： PEF22508E
廠商： INFINEON TECHNOLOGIES AG
元件分類(lèi)： 數(shù)字傳輸電路
英文描述： DATACOM, PCM TRANSCEIVER, PBGA256
封裝： 17 X 17 MM, 1 MM PITCH, PLASTIC, LBGA-256
文件頁(yè)數(shù)： 118/193頁(yè)
文件大?。?/td> 10683K
代理商： PEF22508E
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)當(dāng)前第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)
OctalLIU
TM
PEF 22508 E
Pin Descriptions
Data Sheet
30
Rev. 1.0, 2005-06-02
B1
RPA1
I/O
PU/–
Receive Multifunction Pins A to C, port 1
Depending on programming of bits PC(1:3).RPC(3:0)
these multifunction ports carry information to the framer
interface or from the framer to the OctalLIU
TM. After
reset these ports are configured to be inputs. With the
selection of the appropriate pin function, the
corresponding input/output configuration is achieved
automatically. Depending on bit DIC3.RESR
latching/transmission of data is done with the rising or
falling edge of FCLKR. If not connected, an internal pull-
up transistor ensures a high input level.
An input function must not be selected twice or more.
Selectable pin functions are described below.
D2
RPB1
I/O
PU/–
E7
RPC1
I/O
PU/–
B1
RPA1
I
PU
Receive Line Termination (RLT), port 1
PC(1:3).RPC(3:0) = 1000
b.
These input function controls together with LIM0.RTRS
the analog switch of the receive line interface: A logical
equivalence is build out of LIM0.RTRS and RLT.
D2
RPB1
I
PU
E7
RPC1
I
PU
B1
RPA1
I
PU
General Purpose Input (GPI), port 1
PC(1:3).RPC(3:0) = 1001
b.
The pin is set to input. The state of this input is reflected
in the register bits MFPI.RPA, MFPI.RPB or MFPI.RPC
respectively.
D2
RPB1
E7
RPC1
B1
RPA1
O
–
General Purpose Output High (GPOH), port 1
PC(1:3).RPC(3:0) = 1010
b.
The pin level is set fix to high level.
D2
RPB1
E7
RPC1
B1
RPA1
O
–
General Purpose Output Low (GPOL), port 1
PC(1:3).RPC(3:0) = 1011
b.
The pin level is set fix to low level.
D2
RPB1
E7
RPC1
B1
RPA1
O
–
Loss of Signal Indication Output (LOS), port 1
PC(1:3).RPC(3:0) = 1100
b.
The output reflects the Loss of Signal status as readable
in LSR0.LOS.
D2
RPB1
E7
RPC1
B1
RPA1
O
–
Receive Data Output Negative (RDON), port 1
PC(1:3).RPC(3:0) = 1110
b.
Receive data output negative for dual rail mode on
digital (framer) interface (LIM3.DRR = 1).
Bipolar violation output for single rail mode on digital
(framer) interface (LIM3.DRR = 0).
D2
RPB1
E7
RPC1
B1
RPA1
O
–
Receive Clock Output (RCLK), port 1
PC(1:3).RPC(3:0) = 1111
b. Default setting after reset
Receive clock output RCLK. After reset RCLK is
configured to be internally pulled up weekly. By setting
of PC5.CRP RCLK is an active output.
RCLK source and frequency selection is made by
CMR1.RS(1:0) if COMP = 1 or by CMR4.RS(2:0) if
COMP = 0.
D2
RPB1
E7
RPC1
Table 1
I/O Signals (cont’d)
Pin No. Ball
No.
Name
Pin Type Buffer
Type
Function
相關(guān)PDF資料
PDF描述
PEF22554E DATACOM, FRAMER, PBGA160
PEF22554HT DATACOM, FRAMER, PQFP144
PES12-42S-N0024
PESD3V3V4UK,132 25 W, UNIDIRECTIONAL, 4 ELEMENT, SILICON, TVS DIODE
PF38F3050L0YUQ3A SPECIALTY MEMORY CIRCUIT, PBGA88
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
PEF22508EV1.1-G 功能描述:網(wǎng)絡(luò)控制器與處理器 IC T/E RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
PEF22508EV11G 制造商:Rochester Electronics LLC 功能描述: 制造商:Infineon Technologies AG 功能描述:
PEF22508EV11GXP 制造商:Lantiq 功能描述:LINE INTERFACE UNITS
PEF22508EV11GXT 制造商:Lantiq 功能描述:LINE INTERFACE UNITS
PEF22509EV1.1 制造商:Infineon Technologies AG 功能描述:SP000205605_T/E ASIC_TY_PB
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*