- 您現在的位置：買賣IC網 > PDF目錄296800 > PEF22508E (INFINEON TECHNOLOGIES AG) DATACOM, PCM TRANSCEIVER, PBGA256 PDF資料下載
參數資料
| 型號： | PEF22508E |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 元件分類： | 數字傳輸電路 |
| 英文描述： | DATACOM, PCM TRANSCEIVER, PBGA256 |
| 封裝： | 17 X 17 MM, 1 MM PITCH, PLASTIC, LBGA-256 |
| 文件頁數： | 7/193頁 |
| 文件大?。?/td> | 10683K |
| 代理商： | PEF22508E |
第1頁第2頁第3頁第4頁第5頁第6頁當前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁
OctalLIUTM
PEF 22508 E
Register DescriptionLine Interface Mode 0
Data Sheet
104
Rev. 1.0, 2005-06-02
DCIM
4
rw
Digital Clock Interface Mode
Note: DCO-X must be used in DCIM mode (CMR1.DXJA = 0).
0B
, Normal operation.
1B
, Enables the digital Clock Interface Mode (synchronization
interface mode) according to ITU-T G.703, Section 13.
A 2048/1544 kHz clock is expected on RL1/2. On XL1/2 a
2048/1544 kHz output clock is driven. The transmit clock signal on
XL1/2 is derived from the clock supplied on FCLKX
(CMR1.DXSS = 0).
RLM
2
rw
Receive Line Monitoring
See Chapter 3.7.4.
0B
, Normal receiver mode
1B
, Receiver mode for receive line monitoring; the receiver sensitivity
is increased to detect resistively attenuated signals of -20 dB (short-
haul mode only)
LL
1
rw
Local Loop
See Chapter 3.11.4.
0B
, Normal operation
1B
, Local loop active. The local loop back mode disconnects the
receive lines RL1/RL2 or ROID from the receiver. Instead of the
signals coming from the line the data provided by system interface
are routed through the analog receiver back to the system interface.
The unipolar bit stream is transmitted undisturbed on the line.
Receiver and transmitter coding must be identical. Operates in
analog and digital line interface mode. In analog line interface mode
data is transferred through the complete analog receiver.
MAS
0
rw
Master Mode
See also Table 19.
0B
, Slave mode
1B
, Master mode on. Setting this bit the DCO-R circuitry is frequency
synchronized to the clock (2.048 MHz or 8 kHz, see IPC.SSYF)
supplied by SYNC. If this pin is connected to VSS or VDD (or left
open and pulled up to VDD internally) the DCO-R circuitry is
centered and no receive jitter attenuation is performed (only if
2.048 MHz clock is selected by resetting bit IPC.SSYF). The
generated clocks are stable.
Field
Bits
Type
Description
相關PDF資料 |
PDF描述 |
|---|---|
| PEF22554E | DATACOM, FRAMER, PBGA160 |
| PEF22554HT | DATACOM, FRAMER, PQFP144 |
| PES12-42S-N0024 | |
| PESD3V3V4UK,132 | 25 W, UNIDIRECTIONAL, 4 ELEMENT, SILICON, TVS DIODE |
| PF38F3050L0YUQ3A | SPECIALTY MEMORY CIRCUIT, PBGA88 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| PEF22508EV1.1-G | 功能描述:網絡控制器與處理器 IC T/E RoHS:否 制造商:Micrel 產品:Controller Area Network (CAN) 收發(fā)器數量: 數據速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| PEF22508EV11G | 制造商:Rochester Electronics LLC 功能描述: 制造商:Infineon Technologies AG 功能描述: |
| PEF22508EV11GXP | 制造商:Lantiq 功能描述:LINE INTERFACE UNITS |
| PEF22508EV11GXT | 制造商:Lantiq 功能描述:LINE INTERFACE UNITS |
| PEF22509EV1.1 | 制造商:Infineon Technologies AG 功能描述:SP000205605_T/E ASIC_TY_PB |
發(fā)布緊急采購，3分鐘左右您將得到回復。