- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378056 > PM7351 (PMC-Sierra, Inc.) OCTAL SERIAL LINK MULTIPLEXER PDF資料下載
參數(shù)資料
| 型號(hào)： | PM7351 |
| 廠商： | PMC-Sierra, Inc. |
| 英文描述： | OCTAL SERIAL LINK MULTIPLEXER |
| 中文描述： | 八路串行連接復(fù)用器 |
| 文件頁數(shù)： | 154/174頁 |
| 文件大?。?/td> | 1790K |
| 代理商： | PM7351 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁當(dāng)前第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁
RELEASED
PM7351 S/UNI-VORTEX
DATA SHEET
PMC-1980582
ISSUE 5
OCTAL SERIAL LINK MULTIPLEXER
PROPRIETARY AND CONFIDENTIAL TO PMC-SIERRA, INC., AND FOR ITS CUSTOMERS’ INTERNAL USE
144
13
FUNCTIONAL TIMING
While the following diagrams present representative waveforms, they are not an
attempt to unambiguously describe the interfaces. The Pin Description section is
intended to present the detailed pin behavior and constraints on use.
Fig. 10 gives an example of the functional timing of the upstream interface when
configured as a 16-bit SCI-PHY Level 2 compliant slave. The interface is
programmed to include a user prepend (W1) as well the inband address (W0).
The interface responds to the polling of address “A” (which equals VADR[4:0]) by
asserting RPA. As a result, the master selects the S/UNI-VORTEX by presenting
“A” again during the last cycle RENB is high. Had not the device been selected,
RSX, RSOP, RDAT[15:0] and RPRTY would have remained high-impedance.
Fig. 10 illustrates that a cell transfer may be paused by deasserting RENB. The
device is reselected by presenting address “A” the last cycle RENB is high to
resume the transfer.
Fig. 10 Upstream SCI-PHY Interface Timing
Fig. 11 gives an example of the functional timing of the upstream interface when
configured as a 16-bit Any-PHY compliant slave. The user prepend (W1) is
excluded in this example. Note that relative to SCI-PHY mode, all outputs have
an additional cycle latency.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| PM7351-BI | OCTAL SERIAL LINK MULTIPLEXER |
| PM7364 | Frame Engine and Datalink Manager |
| PM7364-BI | FRAME ENGINE AND DATA LINK MANAGER |
| PM7366 | FRAME ENGINE AND DATA LINK MANAGER |
| PM7366-BI | TVS BI-DIR 30V 1500W DO-201 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| PM7351-BI | 制造商:PMC 制造商全稱:PMC 功能描述:OCTAL SERIAL LINK MULTIPLEXER |
| PM-736 | 制造商:Eclipse Tools 功能描述: |
| PM7364 | 制造商:PMC 制造商全稱:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER |
| PM7364-BI | 制造商:PMC-Sierra 功能描述:PROTOCOL CONTROLLER, 256 Pin, BGA |
| PM7366 | 制造商:PMC 制造商全稱:PMC 功能描述:FRAME ENGINE AND DATA LINK MANAGER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。