Semiconductor Group
I-5
2003-08
PEB 20560
Table of Contents
3.1.6.1
3.1.6.2
3.1.6.2.1
3.1.6.2.2
3.1.6.2.3
3.1.6.2.4
3.1.6.3
3.1.6.4
3.1.6.5
3.1.6.6
3.1.6.6.1
3.1.6.6.2
3.1.6.6.3
3.1.6.6.4
3.1.6.6.5
3.2
Page
Hardware Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
EPIC
-1 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
EPIC
Registers Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
Control Memory Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
Initialization of Pre-processed Channels . . . . . . . . . . . . . . . . . . . 3-18
Initialization of the Upstream Data Memory (DM) Tri-State Field . 3-19
SACCO-Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-20
Initialization of D-Channel Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . 3-21
Activation of the PCM- and CFI-Interfaces . . . . . . . . . . . . . . . . . . . 3-22
Initialization Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-23
EPIC
-1 Initialization Example . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-24
SACCO-A Initialization Example . . . . . . . . . . . . . . . . . . . . . . . . . 3-26
D-Channel Arbiter Initialization Example . . . . . . . . . . . . . . . . . . . 3-26
PCM- and CFI-Interface Activation Example . . . . . . . . . . . . . . . . 3-27
SACCO-B Initialization Example . . . . . . . . . . . . . . . . . . . . . . . . . 3-27
SIDEC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-28
4
4.1
4.1.1
4.1.2
4.2
4.2.1
4.2.2
4.2.2.1
4.2.2.2
4.2.3
4.2.3.1
4.2.3.2
4.3
4.3.1
4.3.2
4.3.3
4.3.4
4.3.5
4.3.6
DSP Core OAK
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
General Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
Architecture Highlights . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-1
Architecture Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-3
Buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4
Data Buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4
Program Buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-4
Memory Spaces and Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5
Program Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-5
Data Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-6
Development Tools . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-7
COFF Macro Assembler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-7
Linker/Locator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-7
Object Format Convertor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-7
ANSI C-Compiler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-7
Simulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-8
Debugger . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4-8
5
5.1
5.1.1
5.1.1.1
5.1.1.1.1
Description of Registers
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
μ
P Address Space Register Overview . . . . . . . . . . . . . . . . . . . . . . . . . 5-1
ELIC0 and ELIC1 Registers Description . . . . . . . . . . . . . . . . . . . . . . 5-22
Interrupt Top Level . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-22
Interrupt Status Register (ISTA) . . . . . . . . . . . . . . . . . . . . . . . . . . 5-22