Semiconductor Group
I-6
2003-08
PEB 20560
Table of Contents
5.1.1.1.2
5.1.1.2
5.1.1.2.1
5.1.1.3
5.1.1.4
5.1.1.4.1
5.1.1.4.2
5.1.1.4.3
5.1.1.4.4
5.1.1.4.5
5.1.1.4.6
5.1.1.4.7
5.1.1.4.8
5.1.1.4.9
5.1.1.4.10
5.1.1.4.11
5.1.1.4.12
5.1.1.4.13
5.1.1.4.14
5.1.1.4.15
5.1.1.4.16
5.1.1.4.17
5.1.1.4.18
5.1.1.4.19
5.1.1.4.20
5.1.1.4.21
5.1.1.4.22
5.1.1.4.23
5.1.1.4.24
5.1.1.4.25
5.1.1.4.26
5.1.1.4.27
5.1.1.4.28
5.1.1.4.29
5.1.1.4.30
5.1.1.4.31
5.1.1.4.32
5.1.1.4.33
5.1.1.5
5.1.1.5.1
5.1.1.5.2
5.1.1.5.3
Page
Mask Register (MASK) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-23
Watchdog Timer (in ELIC0 only) . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-23
Watchdog Control Register (WTC) . . . . . . . . . . . . . . . . . . . . . . . . 5-23
ELIC
Mode Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-24
EPIC
-1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-26
PCM-Mode Register (PMOD) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-26
Bit Number per PCM-Frame (PBNR) . . . . . . . . . . . . . . . . . . . . . . 5-28
PCM-Offset Downstream Register (POFD) . . . . . . . . . . . . . . . . . 5-28
PCM-Offset Upstream Register (POFU) . . . . . . . . . . . . . . . . . . . 5-29
PCM-Clock Shift Register; within the ELIC (PCSR) . . . . . . . . . . . 5-29
PCM-Input Comparison Mismatch (PICM) . . . . . . . . . . . . . . . . . . 5-30
Configurable Interface Mode Register 1 (CMD1) . . . . . . . . . . . . . 5-30
Configurable Interface Mode Register 2 (CMD2) . . . . . . . . . . . . . 5-33
Configurable Interface Bit Number Register (CBNR) . . . . . . . . . . 5-34
Configurable Interface Time-Slot Adjustment Register (CTAR) . . 5-35
Configurable Interface Bit Shift Register (CBSR) . . . . . . . . . . . . . 5-35
Configurable Interface Subchannel Register (CSCR) . . . . . . . . . 5-37
Memory Access Control Register (MACR) . . . . . . . . . . . . . . . . . . 5-38
Memory Access Address Register (MAAR) . . . . . . . . . . . . . . . . . 5-42
Memory Access Data Register (MADR) . . . . . . . . . . . . . . . . . . . . 5-43
Synchronous Transfer Data Register (STDA) . . . . . . . . . . . . . . . 5-43
Synchronous Transfer Data Register B (STDB) . . . . . . . . . . . . . . 5-43
Synchronous Transfer Receive Address Register A (SARA) . . . . 5-44
Synchronous Transfer Receive Address Register B (SARB) . . . . 5-44
Synchronous Transfer Transmit Address Register A (SAXA) . . . 5-45
Synchronous Transfer Transmit Address Register B (SAXB) . . . 5-45
Synchronous Transfer Control Register (STCR) . . . . . . . . . . . . . 5-46
MF-Channel Active Indication Register (MFAIR) . . . . . . . . . . . . . 5-47
MF-Channel Subscriber Address Register (MFSAR) . . . . . . . . . . 5-47
Monitor/Feature Control Channel FIFO (MFFIFO) . . . . . . . . . . . . 5-48
Signaling FIFO (CIFIFO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-48
Timer Register (TIMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-49
Status Register EPIC
-1 (STAR_E) . . . . . . . . . . . . . . . . . . . . . . . 5-49
Command Register EPIC
-1 (CMDR_E) . . . . . . . . . . . . . . . . . . . 5-50
Interrupt Status Register EPIC
-1 (ISTA_E) . . . . . . . . . . . . . . . . 5-52
Mask Register EPIC
-1 (MASK_E) . . . . . . . . . . . . . . . . . . . . . . . 5-53
Operation Mode Register (OMDR) . . . . . . . . . . . . . . . . . . . . . . . . 5-54
Version Number Status Register (VNSR) . . . . . . . . . . . . . . . . . . . 5-56
SACCO-A Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-56
Receive FIFO (RFIFO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-56
Transmit FIFO (XFIFO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5-57
Interrupt Status Register (ISTA_A/B) . . . . . . . . . . . . . . . . . . . . . . 5-57