參數(shù)資料
型號: SC1100UFH-266
廠商: National Semiconductor Corporation
英文描述: Geode⑩ Information Appliance On a Chip
中文描述: Geode⑩信息家電在一個芯片
文件頁數(shù): 42/348頁
文件大?。?/td> 2063K
代理商: SC1100UFH-266
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁
www.national.com
42
Revision 1.1
G
Signal Definitions
(Continued)
2.4.6
Low Pin Count (LPC) Bus Interface Signals
Signal Name
Ball No.
Type
Description
Mux
LAD[3:0]
C25,
D26,
D25, E26
I/O
LPC Address-Data.
Multiplexed command, address,
bidirectional data, and cycle status.
GPIO[35:32]
LDRQ#
C26
I
LPC DMA Request.
Encoded DMA request for LPC
interface.
GPIO36
LFRAME#
B24
O
LPC Frame.
A low pulse indicates the beginning of a
new LPC cycle or termination of a broken cycle.
GPIO37
SERIRQ
A24
I/O
Serial IRQ.
The interrupt requests are serialized over a
single signal, where each IRQ level is delivered during a
designated time slot.
GPIO39
2.4.7
IDE Interface Signals
Signal Name
Ball No.
Type
Description
Mux
IDE_RST#
AD6
O
IDE Reset.
This signal resets all the devices that are
attached to the IDE interface.
---
IDE_ADDR[2:0]
Y3, AA3,
AA4
O
IDE Address Bits.
These address bits are used to
access a register or data port in a device on the IDE bus.
---
IDE_DATA[15:0]
See
Table 2-3
on page
27
I/O
IDE Data Lines.
IDE_DATA[15:0] transfers data to/from
the IDE devices.
---
IDE_IOR0#
AC1
O
IDE I/O Read Channels 0 and 1.
IDE_IOR0# is the read
signal for Channel 0 and IDE_IOR1# is the read signal
for Channel 1. Each signal is asserted at read accesses
to the corresponding IDE port addresses.
---
IDE_IOR1#
AD12
O
GPIO6+DTR#/
BOUT+INTR_O
IDE_IOW0#
AC2
O
IDE I/O Write Channels 0 and 1.
IDE_IOW0# is the
write signal for Channel 0. IDE_IOW1# is the write signal
for Channel 1. Each signal is asserted at write accesses
to corresponding IDE port addresses.
---
IDE_IOW1#
AE12
O
GPIO9+DCD#+F
_IRDY#
IDE_CS0#
AA2
O
IDE Chip Selects 0 and 1.
These signals are used to
select the command block registers in an IDE device.
---
IDE_CS1#
AA1
O
---
IDE_IORDY0
AB2
I
I/O Ready Channels 0 and 1.
When deasserted, these
signals extend the transfer cycle of any host register
access if the required device is not ready to respond to
the data transfer request.
---
IDE_IORDY1
AF12
I
GPIO10+DSR#+
F_FRAME#
IDE_DREQ0
AB3
I
DMA Request Channels 0 and 1.
The IDE_DREQ sig-
nals are used to request a DMA transfer from the
SC1100. The direction of transfer is determined by the
IDE_IOR#/IOW# signals.
---
IDE_DREQ1
AC12
I
GPIO8+CTS#
+SMI_O
IDE_DACK0#
AB1
O
DMA Acknowledge Channels 0 and 1.
The
IDE_DACK# signals acknowledge the DREQ request to
initiate DMA transfers.
---
IDE_DACK1#
AF11
O
GPIO7+RTS#
F_C/BE3#
IRQ14
AC6
I
Interrupt Request Channels 0 and 1.
These input sig-
nals are edge-sensitive interrupts that indicate when the
IDE device is requesting a CPU interrupt service.
---
IRQ15
AF19
I
GPIO11+RI#
相關(guān)PDF資料
PDF描述
SC1100UFH-300 Geode⑩ Information Appliance On a Chip
SC11372 MOBILE RADIO ANALOG PROCESSOR
SC11372CQ MOBILE RADIO ANALOG PROCESSOR
SC140 High-Performance Fix-Point DSP Core(高性能定點型數(shù)字信號處理器內(nèi)核)
SC14402RVJG Complete Baseband Processor for DECT Handsets
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SC1100UFH-266 B1 制造商:Advanced Micro Devices 功能描述:I3O IC OPN
SC1100UFH-300 制造商:NSC 制造商全稱:National Semiconductor 功能描述:Geode⑩ Information Appliance On a Chip
SC1101 制造商:SEMTECH 制造商全稱:Semtech Corporation 功能描述:VOLTAGE MODE PWM CONTROLLER
SC1101_05 制造商:SEMTECH 制造商全稱:Semtech Corporation 功能描述:Asynchronous Voltage Mode PWM Controller
SC11014 制造商:未知廠家 制造商全稱:未知廠家 功能描述:300 / 1200 Bit Per Second Modem