- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄300038 > TMX320DM642GNZ500 (TEXAS INSTRUMENTS INC) 64-BIT, 75.19 MHz, OTHER DSP, PBGA548 PDF資料下載
參數(shù)資料
| 型號(hào)： | TMX320DM642GNZ500 |
| 廠商： | TEXAS INSTRUMENTS INC |
| 元件分類： | 數(shù)字信號(hào)處理 |
| 英文描述： | 64-BIT, 75.19 MHz, OTHER DSP, PBGA548 |
| 封裝： | 27 X 27 MM, 1 MM PITCH, PLASTIC, BGA-548 |
| 文件頁數(shù)： | 116/181頁 |
| 文件大?。?/td> | 2291K |
| 代理商： | TMX320DM642GNZ500 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁當(dāng)前第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁
Revision History
4
July 2002 Revised March 2004
SPRS200E
PAGE(s)
NO.
ADDS/CHANGES/DELETES
Recommended Operating Conditions:
Added the VOS, Maximum voltage during overshoot/undershoot specification and parameter MIN/MAX values
Added associated overshoot/undershoot footnote
Electrical Characteristics Over Recommended Ranges of Supply Voltage and Operating Case Temperature:
Moved all the ICDD, Core supply current parameter values from “MAX” to “TYP”
Moved all the IDDD, I/O supply current parameter values from “MAX” to “TYP”
Input and Output Clocks:
Timing Requirements for CLKIN for 500 Devices table:
Timing Requirements for CLKIN for 600 Devices table:
Added parameter No. 5, tJ(CLKIN), Period jitter, CLKIN
Updated/changed Figure 51, CLKIN Timing, to include jitter parameter #5
Input and Output Clocks:
Switching Characteristics Over Recommended Operating Conditions for CLKOUT4 table:
Changed the description of parameter No. 1, tJ(CKO4) from “Cycle-to-cycle jitter, CLKOUT4” to “Period jitter, CLKOUT4”
Input and Output Clocks:
Switching Characteristics Over Recommended Operating Conditions for CLKOUT6 table:
Changed the description of parameter No. 1, tJ(CKO6) from “Cycle-to-cycle jitter, CLKOUT6” to “Period jitter, CLKOUT6”
Input and Output Clocks:
Timing Requirements for AECLKIN for EMIFA table:
Added parameter No. 5, tJ(EKI), Period jitter, AECLKIN
Added associated “E = the EMIF input clock (AECLKIN, CPU/4 clock, or CPU/6 clock) period in ns for EMIFA” footnote
Added “Minimum AECLKIN cycle times must be met, even when AECLKIN is generated by an internal clock source.” to the
“Minimum AECLKIN times are based on internal logic speed ...” footnote
Updated/changed Figure 54, AECLKIN Timing for EMIFA, to include jitter parameter #5
Input and Output Clocks:
Switching Characteristics Over Recommended Operating Conditions for AECLKOUT1 for the EMIFA Module table:
Changed the description of parameter No. 1, tJ(EKO1) from “Cycle-to-cycle jitter, AECLKOUT1” to “Period jitter,
AECLKOUT1”
Input and Output Clocks:
Switching Characteristics Over Recommended Operating Conditions for AECLKOUT2 for the EMIFA Module table:
Changed the description of parameter No. 1, tJ(EKO2) from “Cycle-to-cycle jitter, AECLKOUT2” to “Period jitter,
AECLKOUT2”
Asynchronous Memory Timing:
Timing Requirements for Asynchronous Memory Cycles for EMIFA Module table:
Deleted “ The ARDY signal is recognized in the cycle for which the setup and hold time is met.” from the ARDY signal
footnote
Added “The ARDY signal is only recognized two cycles before the end of the programmed strobe time and while ARDY is
low, the strobe time is extended cycle-by-cycle. When ARDY is recognized low, the end of the strobe time is two cycles after
ARDY is recognized high.” to the ARDY footnote
Reset Timing section:
Switching characteristics over recommended operating conditions during reset table:
Added parameter NO. 18, “td(PCLKRSTH) Delay time, PCLK active to RESET high” with a MIN value of “32N” ns
Added associated footnote to identify “N” and restraints
Figure 522, Reset Timing:
Updated figure to include the PCLK signal and parameter 18
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TN4002PM | 10 MHz - 500 MHz RF/MICROWAVE WIDE BAND LOW POWER AMPLIFIER |
| TN5171PM | 20 MHz - 150 MHz RF/MICROWAVE WIDE BAND MEDIUM POWER AMPLIFIER |
| TOCP172-1MB | 970/1000 um, MULTI MODE, SIMPLEX FIBER OPTIC CONNECTOR |
| TOCP172-20CB | 970/1000 um, MULTI MODE, SIMPLEX FIBER OPTIC CONNECTOR |
| TOD5202FE | Optoelectronic |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMX320DM6435AZDU | 制造商:Texas Instruments 功能描述: |
| TMX320DM6437AZDUA | 功能描述:開發(fā)板和工具包 - TMS320 Digl Media Processor RoHS:否 制造商:Texas Instruments 產(chǎn)品:Experimenter Kits 工具用于評(píng)估:F2802x 核心:TMS320 接口類型:UART, USB 工作電源電壓: |
| TMX320DM6437AZWTA | 制造商:Texas Instruments 功能描述:TMX320DM6437 PG1.1 361PIN PB-FREE NFBGA - Trays |
| TMX320DM6437BZDUA | 功能描述:數(shù)字信號(hào)處理器和控制器 - DSP, DSC Dig Media Processor RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
| TMX320DM6437BZWTA | 功能描述:數(shù)字信號(hào)處理器和控制器 - DSP, DSC Dig Media Processor RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。