參數(shù)資料
型號(hào)： TMX320DM642GNZ500
廠商： TEXAS INSTRUMENTS INC
元件分類： 數(shù)字信號(hào)處理
英文描述： 64-BIT, 75.19 MHz, OTHER DSP, PBGA548
封裝： 27 X 27 MM, 1 MM PITCH, PLASTIC, BGA-548
文件頁(yè)數(shù)： 151/181頁(yè)
文件大?。?/td> 2291K
代理商： TMX320DM642GNZ500
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)當(dāng)前第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)
Device Configurations
71
July 2002 Revised March 2004
SPRS200E
Table 29. DM642 Device Multiplexed Pins (Continued)
DESCRIPTION
DEFAULT
SETTING
DEFAULT
FUNCTION
MULTIPLEXED PINS
DESCRIPTION
DEFAULT
SETTING
DEFAULT
FUNCTION
NO.
NAME
VP1D[19]/AXR0[7]
AB12
VP1D[18]/AXR0[6]
AB11
By default, no function is enabled upon reset.
VP1D[17]/AXR0[5]
AC11
VP1EN bit = 0
By default, no function is enabled upon reset.
To enable the Video Port 1 data pins, the VP1EN bit in the
PERCFG register must be set to a 1. (McASP0 data pins are
VP1D[16]/AXR0[4]
AD11
None
VP1EN bit = 0
(disabled)
To enable the Video Port 1 data pins, the VP1EN bit in the
PERCFG register must be set to a 1. (McASP0 data pins are
disabled).
VP1D[15]/AXR0[3]
AE11
None
(disabled)
MCASP0EN bit = 0
(disabled)
disabled).
To enable the McASP0[7:0] data pins, the MCASP0EN bit in
VP1D[14]/AXR0[2]
AC10
MCASP0EN bit = 0
(disabled)
To enable the McASP0[7:0] data pins, the MCASP0EN bit in
the PERCFG register must be set to a 1. (VP1 upper data
pins are disabled).
VP1D[13]/AXR0[1]
AD10
the PERCFG register must be set to a 1. (VP1 upper data
pins are disabled).
VP1D[12]/AXR0[0]
AC9
VP1D[8]/CLKR1
AD8
VP1D[7]/FSR1
AC7
VP1D[6]/DR1
AD7
McBSP1
VP1EN bit = 0
(disabled)
By default, the McBSP1 peripheral, function is enabled upon
reset (MCBSP1EN bit = 1).
VP1D[5]/CLKS1
AE7
McBSP1
functions
VP1EN bit = 0
(disabled)
MCBSP1EN bit = 1
By default, the McBSP1 peripheral, function is enabled upon
reset (MCBSP1EN bit = 1).
To enable the Video Port 1 data pins, the VP1EN bit in the
VP1D[4]/DX1
AC6
functions
MCBSP1EN bit = 1
(enabled)
To enable the Video Port 1 data pins, the VP1EN bit in the
PERCFG register must be set to a 1.
VP1D[3]/FSX1
AD6
(enabled)
PERCFG register must be set to a 1.
VP1D[2]/CLKX1
AE6
VP0D[19]/AHCLKX0
AC12
VP0D[18]/AFSX0
AD12
By default, no function is enabled upon reset.
VP0D[17]/ACLKX0
AB13
VP0EN bit = 0
By default, no function is enabled upon reset.
To enable the Video Port 0 data pins, the VP0EN bit in the
PERCFG register must be set to a 1. (McASP0 control pins
VP0D[16]/AMUTE0
AC13
None
VP0EN bit = 0
(disabled)
To enable the Video Port 0 data pins, the VP0EN bit in the
PERCFG register must be set to a 1. (McASP0 control pins
are disabled).
VP0D[15]/AMUTEIN0
AD13
None
(disabled)
MCASP0EN bit = 0
(disabled)
are disabled).
To enable the McASP0 control pins, the MCASP0EN bit in
VP0D[14]/AHCLKR0
AB14
MCASP0EN bit = 0
(disabled)
To enable the McASP0 control pins, the MCASP0EN bit in
the PERCFG register must be set to a 1. (VP0 upper data
pins are disabled).
VP0D[13]/AFSR0
AC14
the PERCFG register must be set to a 1. (VP0 upper data
pins are disabled).
VP0D[12]/ACLKR0
AD14
VP0D[8]/CLKR0
AE15
VP0D[7]/FSR0
AB16
VP0D[6]/DR0
AC16
McBSP0
VP0EN bit = 0
(disabled)
By default, the McBSP0 peripheral function is enabled upon
reset (MCBSP0EN bit = 1).
VP0D[5]/CLKS0
AD16
McBSP0
functions
VP0EN bit = 0
(disabled)
MCBSP0EN bit = 1
By default, the McBSP0 peripheral function is enabled upon
reset (MCBSP0EN bit = 1).
To enable the Video Port 0 data pins, the VP0EN bit in the
VP0D[4]/DX0
AE16
functions
MCBSP0EN bit = 1
(enabled)
To enable the Video Port 0 data pins, the VP0EN bit in the
PERCFG register must be set to a 1.
VP0D[3]/FSX0
AF16
(enabled)
PERCFG register must be set to a 1.
VP0D[2]/CLKX0
AF17
XSP_CLK/MDCLK
R5
None
PCI_EN = 0 (disabled)
MAC_EN = 0
By default, no functions enabled upon reset (PCI is
disabled).
To enable the PCI peripheral, an external pullup resistor
(1 k
) must be provided on the PCI_EN pin (setting
XSP_DO/MDIO
P5
None
MAC_EN = 0
(disabled)
(1 k
) must be provided on the PCI_EN pin (setting
PCI_EN = 1 at reset)
To enable the MDIO peripheral (which also enables the
EMAC peripheral), an external pullup resistor (1 k
) must be
provided on the MAC_EN pin (setting MAC_EN = 1 at reset)
All other standalone PCI pins are tied-off internally (pins in Hi-Z) when the peripheral is disabled [PCI_EN = 0].
For the HD[31:0]/AD[31:0] multiplexed pins pin numbers, see the Terminal Functions table.
ADV
ANCE
INFORMA
TION
相關(guān)PDF資料
PDF描述
TN4002PM 10 MHz - 500 MHz RF/MICROWAVE WIDE BAND LOW POWER AMPLIFIER
TN5171PM 20 MHz - 150 MHz RF/MICROWAVE WIDE BAND MEDIUM POWER AMPLIFIER
TOCP172-1MB 970/1000 um, MULTI MODE, SIMPLEX FIBER OPTIC CONNECTOR
TOCP172-20CB 970/1000 um, MULTI MODE, SIMPLEX FIBER OPTIC CONNECTOR
TOD5202FE Optoelectronic
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
TMX320DM6435AZDU 制造商:Texas Instruments 功能描述:
TMX320DM6437AZDUA 功能描述:開(kāi)發(fā)板和工具包 - TMS320 Digl Media Processor RoHS:否 制造商:Texas Instruments 產(chǎn)品:Experimenter Kits 工具用于評(píng)估:F2802x 核心:TMS320 接口類型:UART, USB 工作電源電壓:
TMX320DM6437AZWTA 制造商:Texas Instruments 功能描述:TMX320DM6437 PG1.1 361PIN PB-FREE NFBGA - Trays
TMX320DM6437BZDUA 功能描述:數(shù)字信號(hào)處理器和控制器 - DSP, DSC Dig Media Processor RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
TMX320DM6437BZWTA 功能描述:數(shù)字信號(hào)處理器和控制器 - DSP, DSC Dig Media Processor RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時(shí)鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時(shí)器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*