- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP1627 TVS 400W 6.5V BIDIRECT SMA PDF資料下載
參數(shù)資料
| 型號： | DSP1627 |
| 英文描述： | TVS 400W 6.5V BIDIRECT SMA |
| 中文描述： | DSP1627數(shù)字信號處理器 |
| 文件頁數(shù)： | 77/154頁 |
| 文件大?。?/td> | 2365K |
| 代理商： | DSP1627 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁當(dāng)前第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁
Data Sheet
March 2000
DSP1627 Digital Signal Processor
Lucent Technologies Inc.
77
10 Timing Characteristics for 5 V Operation
(continued)
10.2 Reset Circuit
The DSP1627 has a powerup reset circuit that automatically clears the JTAG controller upon powerup. If the supply
voltage falls below V
DD
MIN* and a reset is required, the JTAG controller must be reset—even if the JTAG port isn’t
being used—by applying six low-to-high clock edges on TCK with TMS held high, followed by the usual RSTB and
CKI reset sequence. Figure 12 shows two separate events: an initial powerup and a powerup following a drop in the
power supply voltage.
*
See Table 60, Recommended Operating Condiitons.
Notes:
See Table 62 for CKI electrical requirements and Table 71 for TCK timing requirements.
When both INT0 and RSTB are asserted, all output and bidirectional pins (except TDO, which 3-states by JTAG control) are put in a 3-state
condition. With RSTB asserted and INT0 not asserted, EROM, ERAMHI, ERAMLO, IO, DSEL, and RWN outputs remain high, and CKO remains
a free-running clock.
TMS and TDI signals have internal pull-up devices.
Figure 12. Powerup Reset and Chip Reset Timing Diagram
*
T
TCK
= t12 = TCK period. See Table 71 for TCK timing requirements.
With external components as specified in Table 62.
Table 68. Timing Requirements for Powerup Reset and Chip Reset
Abbreviated Reference
t8
t9
t146
Parameter
Min
6T
—
2T
20
20
Max
—
10
—
—
—
—
—
—
—
—
—
95
Unit
ns
ms
ns
ms
μ
s
ns
ns
Reset Pulse (low to high)
V
DD
Ramp
V
DD
MIN to RSTB Low CMOS
Crystal*
Small-signal
t151
t152
TMS High
JTAG Reset to
RSTB Low
6 * T
TCK
2T
CMOS
Crystal*
Small-Signal
20 ms – 6 * T
TCK
if 6 * T
TCK
< 20 ms
0 if 6 * T
TCK
≥
20 ms
20 μs – 6 * T
TCK
if 6 * T
TCK
< 20 μs
0 if 6 * T
TCK
≥
20 μs
—
t153
RSTB Rise (low to high)
ns
5-2253 (F).a
t10
t11
t10
t11
t9
t146
t8
t9
t151
t152
t8
V
DD
RAMP
CKI
TCK
TMS
RSTB
PINSV
OH
V
OL
V
IH
V
IL
V
IH
0.4 V
V
DD
MIN
V
DD
MIN
0.4 V
t153
t153
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP1629 | TVS 400W 64V UNIDIRECT SMA |
| DSP16410C | TVS 400W 7.0V UNIDIRECT SMA |
| DSP16410 | 16-bit fixed point DSP with Flash |
| DSP25-16AR | Phase-leg Rectifier Diode |
| DSP25 | Phase-leg Rectifier Diode |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP1627F32K10IR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
| DSP1627F32K10IT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
| DSP1627F32K11I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital Signal Processor |
| DSP1627F32K11IR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
| DSP1627F32K11IT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。