- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370740 > HY5R288HC -|2.5V|8K|40|Direct RDRAM - 288M PDF資料下載
參數(shù)資料
| 型號： | HY5R288HC |
| 英文描述： | -|2.5V|8K|40|Direct RDRAM - 288M |
| 中文描述： | - |為2.5V | 8K的| 40 |直接RDRAM的- 288M |
| 文件頁數(shù)： | 48/64頁 |
| 文件大小： | 4542K |
| 代理商： | HY5R288HC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當(dāng)前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
48
Rev.0.9/Dec.2000
Direct RDRAM
256/288-Mbit (512Kx16/18x32s) Preliminary
a. MSE/MS are fields of the SKIP register. For this combination (skip override) the tDCW parameter range is effectively 0.0 to 0.0
b.t
S,MIN
and t
H,MIN
for other t
CYCLE
values can be interpolated from the timings at the 3 specified t
CYCLE
values.
c. This parameter also applies to a -800 part when opreated with t
CYCLE
=2.81ns.
d. This parameter also applies to a -800 or -711part when opreated with t
CYCLE
=3.33ns.
e. With V
IL,CMOS
=0.5V
CMOS
- 0.4V and V
IH,CMOS
= 0.5V
CMOS
+ 0.4V
f. Effective hold becomes tH4 = tH4 + [PDNXA * 64 * t
SCYCLE
+ t
PDNXB,MAX
] - [PDNX * 256 * t
SCYCLE
]
if [PDNX * 256 * t
SCYCLE
] < [PDNXA * 64 * t
SCYCLE
+ t
PDNXB,MAX
]. See Figure 48:
t
REF
Refresh interval
32
ms
Figure 50:
t
BURST
Interval after PDN or NAP (with self-refresh) exit in which all
banks of the RDRAM must be refreshed at least one.
200
μ
s
Figure 51:
t
CCTRL
Current control interval
34t
CYCLE
100ms
t
CYCLE/
ms
Figure 52:
t
TEMP
Temperature control interval
100
ms
Figure 53:
t
TCEN
TCE command to TCAL command
150
-
t
CYCLE
Figure 53:
t
TCAL
TCAL command to quiet window
2
2
t
CYCLE
Figure 53:
t
TCQUIET
Quiet window (no read data)
140
-
t
CYCLE
Figure 53:
t
PAUSE
RDRAM delay (no RSL operations allowed)
200.0
μ
s
page 28
Table 18: Timing Conditions
Symbol
Parameter
Min
Max
Unit
Figure(s)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5V16CF | 1Mx16|3.3V|4K|H|SDR SDRAM - 16M |
| HY5V16CF-H | x16 SDRAM |
| HY5V16CF-S | x16 SDRAM |
| HY6116-10 | x8 SRAM |
| HY6116-12 | x8 SRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5S2B6DLF-BE | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:4Banks x 2M x 16bits Synchronous DRAM |
| HY5S2B6DLFP-BE | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:4Banks x 2M x 16bits Synchronous DRAM |
| HY5S2B6DLFP-SE | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:4Banks x 2M x 16bits Synchronous DRAM |
| HY5S2B6DLF-SE | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:4Banks x 2M x 16bits Synchronous DRAM |
| HY5S5B2BLF-6E | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:256M (8Mx32bit) Mobile SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。