- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄30712 > L64005-F (LSI CORP) SPECIALTY CONSUMER CIRCUIT, PQFP160 PDF資料下載
參數(shù)資料
| 型號： | L64005-F |
| 廠商： | LSI CORP |
| 元件分類： | 消費家電 |
| 英文描述： | SPECIALTY CONSUMER CIRCUIT, PQFP160 |
| 封裝： | PLASTIC, QFP-160 |
| 文件頁數(shù)： | 151/272頁 |
| 文件大小： | 1252K |
| 代理商： | L64005-F |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁當(dāng)前第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁
8-26
System Stream Decoding and Synchronization
Final Rev F
Copyright 1996 by LSI Logic Corporation. All rights reserved.
8.5.4
Vertical Sync
Interrupt
The display controller generates a vertical sync interrupt that indicates
the presentation time of the eld. The presentation time is measured by
sampling the value of the SCR when the interrupt is generated. The SCR
is initialized with the value from the PCR clock recovery or optionally can
be initialized from an ESCR value from the PES packet. The SCR starts
to run on the L64005 27-MHz clock that, divided internally by 300, pro-
vides a 90-kHz input clock. From this point, the SCR value provides a
presentation time as a reference for comparison with all subsequent
PTSs obtained from the bitstream. After the initialization, the external
host processor compares the actual presentation time sampled from the
SCR against the expected PTS fetched from the PTS table. The external
host processor computes the differences between the expected and the
actual PTS, and commands a skip or repeat frame, if necessary, to retain
synchronization.
To provide a frame periodic synchronization monitor that is activated at
the beginning of actual presentation, only a top eld vertical sync inter-
rupt should be used to indicate the presentation time of the eld.
8.5.5
Audio Sync
Interrupt
Synchronizing audio is very similar to synchronizing video. The main dif-
ference is that for audio frames, the presentation order is the same as
the encoded order. The audio frame presentation time is very close to
the decode time. However, some xed delay time must be considered.
The audio decoder generates an audio sync interrupt each time an audio
frame starts decoding. The external host processor samples the Audio
Sync Code Read Address (Group 7, Registers 44-46) and associates
this value with the write pointer and PTS tables as shown in Figure 8.14.
A xed 8-word difference may be subtracted from the sync code address
to compensate for the internal channel FIFO size. Once PTS has been
identied, this PTS is used to compare the actual presentation time
against the expected PTS. The actual presentation time is sampled from
the SCR. The decode delay is dened as the time from when the audio
decoder starts decoding a new frame to the time that the decoder out-
puts the audio data. The decode delay is approximately 300 PCM sam-
ples—about 6.25 ms at 48 kHz, and should be added to the PTS prior
to comparison. If the difference between the expected PTS and actual
PTS is greater than one audio frame time—24 ms at 48 kHz in Layer 2,
skip whole frames or pause for an appropriate length of time to adjust
the output. For PTS differences less than one frame but greater than 2
ms, use the built-in skip and repeat functions to adjust the audio output
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| L64007 | SPECIALTY CONSUMER CIRCUIT, PQFP160 |
| L64013A1 | SPECIALTY CONSUMER CIRCUIT, PQFP100 |
| L64014A | SPECIALTY CONSUMER CIRCUIT, PQFP144 |
| L64015 | SPECIALTY CONSUMER CIRCUIT, PQFP144 |
| L64020XDC | SPECIALTY CONSUMER CIRCUIT, CBGA208 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| L64010ADC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADCC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADMB | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
| L64010ADMC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。