參數(shù)資料
型號(hào): L64005-F
廠商: LSI CORP
元件分類: 消費(fèi)家電
英文描述: SPECIALTY CONSUMER CIRCUIT, PQFP160
封裝: PLASTIC, QFP-160
文件頁數(shù): 30/272頁
文件大小: 1252K
代理商: L64005-F
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當(dāng)前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁
L64005 MPEG-2 Audio/Video Decoder Technical Manual
3-9
Final Rev F
Copyright 1996 by LSI Logic Corporation. All rights reserved.
TESTCLK
Synchronous DRAM Test Clock
Input
TESTCLK is used to provide a test clock to the L64005
when its internal PLL is bypassed by tying BYPASS to a
logic ‘0’.
BYPASS
PLL Bypass
Input
BYPASS, when pulled to a logic ‘0’, causes the L64005’s
internal PLL to be bypassed and TESTCLK to become an
input to be used for providing the 81 MHz clock to the
device. This pin must be pulled up to Vdd through a resis-
tor for proper operation when using the on-chip PLL. A
value of 4.7K ohms is recommended for the resistor.
3.4
Video Interface
The video interface consists of all the required signals to control an exter-
nal display device. Figure 3.4 illustrates the timing relationships for the
signals in the video interface
BLANK
Blank
Output
BLANK is a composite blank output from the L64005 dis-
play controller. Its polarity is user dened.
CREF
Chroma Reference
Output
CREF is the output signal that indicates when the Cb
component is currently on the PD bus. When CREF is
asserted HIGH it indicates that Cb data is on PD[7:0].
When CREF is deasserted LOW, it indicates that either
Y or Cr data is on PD[7:0]. The order of the Cr and Cb
components can be changed by proper programming of
Register 31 in Group 7.
HS
Horizontal Sync
Bidirectional
In slave mode, HS is used to reset the horizontal
counters in the display controller. The horizontal sync sig-
nal should be synchronous to SYSCLK. In master mode
the display controller programs the HS timing. The polar-
ity is user dened. HS can also be programmed to act as
a composite sync output by proper programming of Reg-
ister 31 in Register Group 7.
PD[7:0]
Pixel Data Output Bus
Output
The data on the PD[7:0] bus represents the pixel data of
the reconstructed picture. The pixel data is formatted in
CCIR601 YCbCr chromanicity.
相關(guān)PDF資料
PDF描述
L64007 SPECIALTY CONSUMER CIRCUIT, PQFP160
L64013A1 SPECIALTY CONSUMER CIRCUIT, PQFP100
L64014A SPECIALTY CONSUMER CIRCUIT, PQFP144
L64015 SPECIALTY CONSUMER CIRCUIT, PQFP144
L64020XDC SPECIALTY CONSUMER CIRCUIT, CBGA208
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
L64010ADC 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator
L64010ADCC 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator
L64010ADM 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator
L64010ADMB 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator
L64010ADMC 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Multiplier/Accumulator