- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄359182 > MNSC140CORE (飛思卡爾半導(dǎo)體(中國)有限公司) Quad Core 16-Bit Digital Signal Processor PDF資料下載
參數(shù)資料
| 型號： | MNSC140CORE |
| 廠商： | 飛思卡爾半導(dǎo)體(中國)有限公司 |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | Quad Core 16-Bit Digital Signal Processor |
| 中文描述： | 四核16位數(shù)字信號處理器 |
| 文件頁數(shù)： | 40/88頁 |
| 文件大?。?/td> | 983K |
| 代理商： | MNSC140CORE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當(dāng)前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁
MSC8122 Technical Data, Rev. 13
2-6
Freescale Semiconductor
Specifications
2.5.3
The following sections include a description of clock signal characteristics.
Table 2-6
shows the maximum
frequency values for internal (Core, Reference, Bus, and DSI) and external (
CLKIN
and
CLKOUT
) clocks. The user
must ensure that maximum frequency values are not exceeded.
Clock and Timing Signals
Figure 2-3.
Start-Up Sequence with V
DD
Raised Before V
DDH
with CLKIN Started with V
DDH
Table 2-6.
Maximum Frequencies
Characteristic
Maximum in MHz
Core frequency
Reference frequency (REFCLK)
Internal bus frequency (BLCK)
DSI clock frequency (HCLKIN)
Core frequency = 300 MHz
Core frequency = 400/500 MHz
External clock frequency (CLKIN or CLKOUT)
300/400/500
100/133/166
100/133/166
HCLKIN
≤
(min{70 MHz, CLKOUT})
HCLKIN
≤
(min{100 MHz, CLKOUT})
100/133/166
Table 2-7.
Clock Frequencies
Characteristics
Symbol
300 MHz Device
400 MHz Device
500 MHz Device
Min
Max
Min
Max
Min
Max
CLKIN frequency
F
CLKIN
F
BCLK
F
REFCLK
F
CLKOUT
F
CORE
20
100
20
133.3
20
166.7
BCLK frequency
40
100
40
133.3
40
166.7
Reference clock (REFCLK) frequency
40
100
40
133.3
40
166.7
Output clock (CLKOUT) frequency
40
100
40
133.3
40
166.7
SC140 core clock frequency
200
300
200
400
200
500
Note:
The rise and fall time of external clocks should be 3 ns maximum
Table 2-8.
System Clock Parameters
Characteristic
Min
Max
Unit
Phase jitter between BCLK and CLKIN
CLKIN frequency
CLKIN slope
PLL input clock (after predivider)
—
20
—
20
0.3
ns
MHz
ns
MHz
see
Table 2-7
3
100
V
Time
o.5 V
3.3 V
1.2 V
V
DDH
Nominal
PORESET/TRST asserted
V
DD
Nominal
CLKIN starts toggling
V
DD
applied
PORESET/TRST deasserted
1
V
DDH
applied
V
DDH
= Nominal
V
DD
= Nominal
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MO1101A | 1.02 SINGLE DIGIT NUMERIC DISPLAY |
| MO1101C | 1.02 SINGLE DIGIT NUMERIC DISPLAY |
| MO1145C | Peripheral IC |
| MO1146C | Peripheral IC |
| XO1146C | Peripheral IC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MNSC140CORE/D | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Network Digital Signal Processor |
| MNSCAN18541T-X | 制造商:NSC 制造商全稱:National Semiconductor 功能描述:SERIALLY CONTROLLED ACCESS NETWORK NON-INVERTING LINE DRIVER WITH TRI-STATE OUTPUTS |
| M-NSD10 | 制造商:COOPER 制造商全稱:Cooper Bussmann, Inc. 功能描述:6 Reasons To Order Our Exciting New Cooper Bussmann Packaging |
| M-NSD16 | 制造商:COOPER 制造商全稱:Cooper Bussmann, Inc. 功能描述:6 Reasons To Order Our Exciting New Cooper Bussmann Packaging |
| M-NSD20 | 制造商:COOPER 制造商全稱:Cooper Bussmann, Inc. 功能描述:6 Reasons To Order Our Exciting New Cooper Bussmann Packaging |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。