- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄378017 > MSM7630 (OKI SEMICONDUCTOR CO., LTD.) Universal Speech Processor(通用語(yǔ)音處理器) PDF資料下載
參數(shù)資料
| 型號(hào)： | MSM7630 |
| 廠商： | OKI SEMICONDUCTOR CO., LTD. |
| 英文描述： | Universal Speech Processor(通用語(yǔ)音處理器) |
| 中文描述： | 通用語(yǔ)音處理器（通用語(yǔ)音處理器） |
| 文件頁(yè)數(shù)： | 78/89頁(yè) |
| 文件大?。?/td> | 430K |
| 代理商： | MSM7630 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)當(dāng)前第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)
MSM7630
Semiconductor
78/89
Timer Unit
1. Features
The timer unit (TMR) is a 16-bit programmable timer. It has two modes: an interval timer mode
which requests interrupts to the CPU core, and a clock division mode which generates a 50% duty,
frequency divided clock.
2. TMR Functions
2.1 Counter
16-bit up counter
2.2 Counter Clock Period
F
(SCP operating frequency
￥
1)
4
F
(SCP operating frequency
￥
4)
16
F
(SCP operating frequency
￥
16)
64
F
(SCP operating frequency
￥
64)
2.3 Interval Timer Interrupts
When the counter overflows (counter value changes from 0xFFFF to 0x0000), it will request an
interrupt to the CPU core.
2.4 Divided Clock Generation
When the counter overflows (counter value changes from 0xFFFF to 0x0000), it will invert the value
currently being output.
3. TMR Registers
3.1 TIR: Timer Initial Value Register
This register saves the counter’s initial value. When this register is written, the same value will be
written to the Timer Value Register (TCR). This register will be undefined after reset.
3.2 TCR: Timer Value Register
This register provides the counter’s current value. It will be undefined after reset.
TIR
0
15
bit
TCR
0
15
bit
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MSM7661B | NTSC/PAL Digital Dencoder(NTSC/PAL制式數(shù)字譯碼器) |
| MSM7661 | NTSC/PAL Digital Dencoder(NTSC/PAL制式數(shù)字譯碼器) |
| MSM7662 | NTSC/PAL Digital Video Decoder(NTSC/PAL制式數(shù)字視頻譯碼器) |
| MSM7702-01MS-K | Single Rail CODEC |
| MSM7702 | Single Rail CODEC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MSM7650 | 制造商:OKI 制造商全稱(chēng):OKI electronic componets 功能描述:NTSC/PAL Digital Encoder |
| MSM7652 | 制造商:OKI 制造商全稱(chēng):OKI electronic componets 功能描述:NTSC/PAL Digital Video Encoder |
| MSM7653 | 制造商:OKI 制造商全稱(chēng):OKI electronic componets 功能描述:NTSC/PAL Digital Video Encoder |
| MSM7653GS-2K | 制造商:OKI 制造商全稱(chēng):OKI electronic componets 功能描述:NTSC/PAL Digital Video Encoder |
| MSM7654 | 制造商:ROHM Semiconductor 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。