- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378017 > MSM7630 (OKI SEMICONDUCTOR CO., LTD.) Universal Speech Processor(通用語音處理器) PDF資料下載
參數(shù)資料
| 型號： | MSM7630 |
| 廠商： | OKI SEMICONDUCTOR CO., LTD. |
| 英文描述： | Universal Speech Processor(通用語音處理器) |
| 中文描述： | 通用語音處理器（通用語音處理器） |
| 文件頁數(shù)： | 80/89頁 |
| 文件大小： | 430K |
| 代理商： | MSM7630 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當(dāng)前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁
MSM7630
Semiconductor
80/89
bit[4] TCAI
0 : Disable auto-initialization of timer value register
1 : Enable auto-initialization of timer value register
This bit will be "0" after reset.
bit[1:0] TCS
00 : Count clock
F
01 : Count clock 4
F
10 : Count clock 16
F
11 : Count clock 64
F
These bits will be 00 after reset.
4. TMR Register Addresses
The MSM7630 has two timers. The register addresses for each are listed below.
5. TMR Operation
5.1 Interval Timer Mode
In interval timer mode counting begins from the value set in the Timer Initial Value Register, and a
timer interrupt is generated to the CPU when the counter overflows.
1) Set the TCMR (Command Register) TCG bit to "0", disabling counting.
2) Set TCMR’s TCS bits to select the counter’s increment clock.
3) Set TCMR’s TMOD bit to "0", setting interval timer mode as the operating mode.
4) To generate periodic interrupts set TCMR’s TCAI bit to "1", which will set the counter to be loaded
with the value of the Timer Initial Value Register each time the counter overflows. For a one-shot
interrupt set the TCAI bit to "0".
5) Set the timer’s initial value in the Timer Initial Value Register TIR. Writing to this register will
simultaneously write the same value to the Timer Value Register TCR.
6) Write "1" to TCMR’s TCG bit to start counting. An interrupt will be generated when the counter
overflows.
7) To release the interrupt set the TSTS (Status Register) TDAT bit to "0" in software.
TMR1
TMR2
0xF8000000
0xF8000004
0xF8000008
0xF800000C
0xF8000010
0xF8000014
0xF8000018
0xF800001C
Timer Initial Value Register
Timer Value Register
Timer Status Register
Timer Command Register
Timer Initial Value Register
Timer Value Register
Timer Status Register
Timer Command Register
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MSM7661B | NTSC/PAL Digital Dencoder(NTSC/PAL制式數(shù)字譯碼器) |
| MSM7661 | NTSC/PAL Digital Dencoder(NTSC/PAL制式數(shù)字譯碼器) |
| MSM7662 | NTSC/PAL Digital Video Decoder(NTSC/PAL制式數(shù)字視頻譯碼器) |
| MSM7702-01MS-K | Single Rail CODEC |
| MSM7702 | Single Rail CODEC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MSM7650 | 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:NTSC/PAL Digital Encoder |
| MSM7652 | 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:NTSC/PAL Digital Video Encoder |
| MSM7653 | 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:NTSC/PAL Digital Video Encoder |
| MSM7653GS-2K | 制造商:OKI 制造商全稱:OKI electronic componets 功能描述:NTSC/PAL Digital Video Encoder |
| MSM7654 | 制造商:ROHM Semiconductor 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。