- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383644 > MT90500 (Mitel Networks Corporation) Multi-Channel ATM AAL1 SAR PDF資料下載
參數(shù)資料
| 型號： | MT90500 |
| 廠商： | Mitel Networks Corporation |
| 英文描述： | Multi-Channel ATM AAL1 SAR |
| 中文描述： | 多通道自動柜員機(jī)AAL1特區(qū) |
| 文件頁數(shù)： | 22/159頁 |
| 文件大小： | 514K |
| 代理商： | MT90500 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當(dāng)前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁
MT90500
22
Table 5 - Master Clock, Test, and Power Pins
Pin #
Pin Name
I/O
Type
Description
87
MCLK
I
TTL PU
Master Clock. This signal drives the internal logic (including the RX_SAR and
the TX_SAR) and the external memory (through MEMCLK). 60 MHz for most
applications. MCLK should be more than 5 times CLKx1, and should be more
than 3 times FNXI.
78
RESET
I
5V TTL
Schmitt PU
Chip reset signal (active LOW). Note that the MT90500 is synchronously reset,
and that MCLK should be applied during reset. To asynchronously tristate
outputs, assert the TRISTATE pin. The TRST pin (JTAG reset) should also be
asserted LOW during chip reset. Reset should last at least 2
μ
s when MCLK is
60 MHz. Also see SRES bit in register 0000h.
97
TMS
I
3.3V CMOS
PU
JTAG Test Mode Select signal.
93
TCK
I
3.3V CMOS
PU
JTAG Test Clock.
95
TDI
I
3.3V CMOS
PU
JTAG Test Data In.
96
TDO
O
3.3V, 4mA
SR
JTAG Test Data Out.
Note:
TDO is tristated by TRISTATE pin.
94
TRST
I
3.3V CMOS
PD
JTAG Test Reset input (active LOW). Should be asserted LOW on power-up
and during reset. Must be HIGH for JTAG boundary-scan operation.
Note:
This pin has an internal
pull-down
.
1, 7, 16, 29, 43,
61, 86, 91, 110,
119, 129, 139,
151, 163, 172,
182, 197, 213,
229
IO_VSS
GND
Ground for I/O logic.
100, 141, 161
CORE_VSS
GND
Ground for core logic.
20, 40, 80, 201,
221
RING_VSS
GND
Ground for core logic.
92, 111, 120,
132, 145, 157,
169, 181
IO_VDD_3V
PWR
Power for I/O logic (3.3 V).
2, 13, 24, 42,
60, 88, 183,
207, 225, 240
IO_VDD_5V
PWR
Power for I/O logic (5 V).
101, 140, 160
CORE_VDD_3V
PWR
Power for core logic (3.3 V).
21, 41, 81, 200,
220
RING_VDD_3V
PWR
Power for core logic (3.3 V).
89
IC
I
IC TEST, must be grounded.
90
TRISTATE
I
3.3V CMOS
PU
3.3V ONLY
Output Tristate Control. Asynchronously tristates all output pins when LOW.
Can be asserted LOW on power-up and during reset. Pull up to 3.3V for
normal operation.
NOT 5V TOLERANT.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MT90500AL | Multi-Channel ATM AAL1 SAR |
| MT90502 | Multi-Channel AAL2 SAR(多通道 ATM AAL2分段及重組設(shè)備（基于通訊總線的系統(tǒng)與ATM網(wǎng)絡(luò)的接口）) |
| MT90732AP | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90732 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
| MT90733 | Ultraframer DS3/E3/DS2/E2/DS1/E1/DS0 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MT90500AL | 制造商:MITEL 制造商全稱:Mitel Networks Corporation 功能描述:Multi-Channel ATM AAL1 SAR |
| MT90500AL-ENG1 | 制造商:Mitel Networks Corporation 功能描述: |
| MT90502 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Multi-Channel AAL2 SAR |
| MT90502_06 | 制造商:ZARLINK 制造商全稱:Zarlink Semiconductor Inc 功能描述:Multi-Channel AAL2 SAR |
| MT90502AG | 制造商:Rochester Electronics LLC 功能描述: 制造商:Zarlink Semiconductor Inc 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。