iv
3.7.5
3.7.6
Power Management Overview
3.8.1
Integrated Low-Dropout Voltage Regulator (LDO-VR)
3.8.2
Clock Run Protocol
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.8.3
CardBus PC Card Power Management
3.8.4
16-Bit PC Card Power Management
3.8.5
Suspend Mode
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.8.6
Requirements for Suspend Mode
3.8.7
Ring Indicate
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.8.8
PCI Power Management
3.8.9
CardBus Bridge Power Management
3.8.10
ACPI Support
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.8.11
Master List of PME Context Bits and Global
Reset-Only Bits
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
PC Card Controller Programming Model
4.1
PCI Configuration Registers (Functions 0 and 1)
4.2
Vendor ID Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3
Device ID Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.4
Command Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.5
Status Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.6
Revision ID Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.7
PCI Class Code Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.8
Cache Line Size Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.9
Latency Timer Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.10
Header Type Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.11
BIST Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.12
CardBus Socket/ExCA Base-Address Register
4.13
Capability Pointer Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.14
Secondary Status Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.15
PCI Bus Number Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.16
CardBus Bus Number Register
4.17
Subordinate Bus Number Register
4.18
CardBus Latency Timer Register
4.19
Memory Base Registers 0, 1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.20
Memory Limit Registers 0, 1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.21
I/O Base Registers 0, 1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.22
I/O Limit Registers 0, 1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.23
Interrupt Line Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.24
Interrupt Pin Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.25
Bridge Control Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.26
Subsystem Vendor ID Register
4.27
Subsystem ID Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.28
PC Card 16-Bit I/F Legacy-Mode Base Address Register
Using Serialized IRQSER Interrupts
SMI Support in the PCI1520
3
–
18
3
–
18
3
–
19
3
–
19
3
–
19
3
–
20
3
–
20
3
–
20
3
–
21
3
–
21
3
–
22
3
–
23
3
–
24
. . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.8
. . . .
. . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . .
3
–
25
4
–
1
4
–
1
4
–
2
4
–
2
4
–
3
4
–
4
4
–
5
4
–
5
4
–
5
4
–
6
4
–
6
4
–
6
4
–
7
4
–
7
4
–
8
4
–
9
4
–
9
4
–
9
4
–
10
4
–
10
4
–
11
4
–
11
4
–
12
4
–
12
4
–
13
4
–
14
4
–
15
4
–
15
4
–
15
4
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . .