- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1968 > SM320F28335GHHAEP (Texas Instruments)IC DIGITAL SIGNAL CTLR 179-BGA PDF資料下載
參數(shù)資料
| 型號： | SM320F28335GHHAEP |
| 廠商： | Texas Instruments |
| 文件頁數(shù)： | 118/167頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DIGITAL SIGNAL CTLR 179-BGA |
| 產(chǎn)品培訓(xùn)模塊： | ControlSUITE Motor Signal Chain Overview TPS75005 Single IC Power for C2000 MCU |
| 標(biāo)準(zhǔn)包裝： | 189 |
| 系列： | TMS320F28x3x Delfino™, C2000™ |
| 核心處理器： | C28x |
| 芯體尺寸： | 32-位 |
| 速度： | 150MHz |
| 連通性： | CAN，EBI/EMI，I²C，McBSP，SCI，SPI，UART/USART |
| 外圍設(shè)備： | DMA，POR，PWM，WDT |
| 輸入/輸出數(shù)： | 88 |
| 程序存儲器容量： | 512KB（256K x 16） |
| 程序存儲器類型： | 閃存 |
| RAM 容量： | 34K x 16 |
| 電壓 - 電源 (Vcc/Vdd)： | 1.805 V ~ 1.995 V |
| 數(shù)據(jù)轉(zhuǎn)換器： | A/D 16x12b |
| 振蕩器型： | 內(nèi)部 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 179-LFBGA |
| 包裝： | 托盤 |
| 產(chǎn)品目錄頁面： | 718 (CN2011-ZH PDF) |
| 其它名稱： | 296-25243 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁當(dāng)前第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁
/512
OSCCLK
WDCR(WDPS[2:0])
WDCLK
WDCNTR(7:0)
WDKEY(7:0)
GoodKey
1
0
1
WDCR(WDCHK[2:0])
Bad
WDCHK
Key
WDCR(WDDIS)
ClearCounter
SCSR(WDENINT)
Watchdog
Prescaler
Generate
OutputPulse
(512OSCCLKs)
8-Bit
Watchdog
Counter
CLR
WDRST
WDINT
Watchdog
55+AA
KeyDetector
XRS
Core-reset
WDRST(A)
Internal
Pullup
SPRS581D – JUNE 2009 – REVISED MAY 2012
3.6.1.3
Loss of Input Clock
In PLL-enabled and PLL-bypass mode, if the input clock OSCCLK is removed or absent, the PLL will still
issue a limp-mode clock. The limp-mode clock continues to clock the CPU and peripherals at a typical
frequency of 1-5 MHz. Limp mode is not specified to work from power-up, only after input clocks have
been present initially. In PLL bypass mode, the limp mode clock from the PLL is automatically routed to
the CPU if the input clock is removed or absent.
Normally, when the input clocks are present, the watchdog counter decrements to initiate a watchdog
reset or WDINT interrupt. However, when the external input clock fails, the watchdog counter stops
decrementing (i.e., the watchdog counter does not change with the limp-mode clock). In addition to this,
the device will be reset and the “Missing Clock Status” (MCLKSTS) bit will be set. These conditions could
be used by the application firmware to detect the input clock failure and initiate necessary shut-down
procedure for the system.
NOTE
Applications in which the correct CPU operating frequency is absolutely critical should
implement a mechanism by which the DSC will be held in reset, should the input clocks ever
fail. For example, an R-C circuit may be used to trigger the XRS pin of the DSC, should the
capacitor ever get fully charged. An I/O pin may be used to discharge the capacitor on a
periodic basis to prevent it from getting fully charged. Such a circuit would also help in
detecting failure of the flash memory and the VDD3VFL rail.
3.6.2
Watchdog Block
The watchdog block on the F28335 is similar to the one used on the 240x and 281x devices. The
watchdog module generates an output pulse, 512 oscillator clocks wide (OSCCLK), whenever the 8-bit
watchdog up counter has reached its maximum value. To prevent this, the user disables the counter or the
software must periodically write a 0x55 + 0xAA sequence into the watchdog key register which will reset
the watchdog counter. Figure 3-11 shows the various functional blocks within the watchdog module.
A.
The WDRST signal is driven low for 512 OSCCLK cycles.
Figure 3-11. Watchdog Module
The WDINT signal enables the watchdog to be used as a wakeup from IDLE/STANDBY mode.
54
Functional Overview
Copyright 2009–2012, Texas Instruments Incorporated
Product Folder Link(s): SM320F28335-EP
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SMA4306-TL-H | IC OSC FOR LASER DIODE SCH6 |
| SN65LVDS047DG4 | IC LVDS QUAD DIFF DVR 16-SOIC |
| SN65LVDS390DG4 | IC DIFF LINE RECEIVER HS 16-SOIC |
| SN65LVDS94DGGG4 | IC LVDS SERDES RECEIVER 56-TSSOP |
| SN74LV4066APW | IC SWITCH QUAD 1X1 14TSSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SM320F28335GJZMEP | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC EP Digital Signal Controller RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
| SM320F28335-HT | 制造商:TI 制造商全稱:Texas Instruments 功能描述:Digital Signal Controller (DSC) |
| SM320F28335KGDS1 | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC High Temp DSC RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
| SM320F28335PTPMEP | 功能描述:數(shù)字信號處理器和控制器 - DSP, DSC EP Dig Signal Controller RoHS:否 制造商:Microchip Technology 核心:dsPIC 數(shù)據(jù)總線寬度:16 bit 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數(shù)量:35 定時器數(shù)量:3 設(shè)備每秒兆指令數(shù):50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風(fēng)格:SMD/SMT |
| SM320F28335PTPS | 制造商:Texas Instruments 功能描述:Hirel version of INDUS - 150C Device 制造商:Texas Instruments 功能描述:IC DIGITAL SIGNAL CTRLR 176BGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。