參數(shù)資料
型號(hào)： XRT74L74
廠商： Exar Corporation
英文描述： 4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
中文描述： 4通道，自動(dòng)取款機(jī)統(tǒng)一/平價(jià)DS3/E3，界定控制器
文件頁數(shù)： 14/498頁
文件大?。?/td> 2941K
代理商： XRT74L74
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當(dāng)前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁
XRT74L74
4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
REV. P1.1.1
PRELIMINARY
XII
BY
THE
T
RANSMIT
E3 LIU I
NTERFACE
B
LOCK
....................................................................................................................... 436
II/O C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
01) .............................................................................................................436
T
ABLE
98: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
2 (T
X
L
INE
C
LK
I
NV
)
WITHIN
THE
I/O C
ONTROL
R
EGISTER
AND
THE
T
X
L
INE
C
LK
CLOCK
EDGE
THAT
T
X
POS
AND
T
X
NEG
ARE
UPDATED
ON
................................................................................................... 436
F
IGURE
190. W
AVEFORM
/T
IMING
R
ELATIONSHIP
BETWEEN
T
X
L
INE
C
LK
, T
X
POS
AND
T
X
NEG - T
X
POS
AND
T
X
NEG
ARE
CONFIGURED
TO
BE
UPDATED
ON
THE
RISING
EDGE
OF
T
X
L
INE
C
LK
..................................................................................................................... 437
F
IGURE
191. W
AVEFORM
/T
IMING
R
ELATIONSHIP
BETWEEN
T
X
L
INE
C
LK
, T
X
POS
AND
T
X
NEG - T
X
POS
AND
T
X
NEG
ARE
CONFIGURED
TO
BE
UPDATED
ON
THE
FALLING
EDGE
OF
T
X
L
INE
C
LK
................................................................................................................... 437
7.2.6 TRANSMIT SECTION INTERRUPT PROCESSING................................................................................................. 437
B
LOCK
I
NTERRUPT
E
NABLE
R
EGISTER
(A
DDRESS
= 0
X
04)..........................................................................................438
T
X
E3 LAPD S
TATUS
AND
I
NTERRUPT
R
EGISTER
(A
DDRESS
= 0
X
34)..........................................................................438
T
X
E3 LAPD S
TATUS
AND
I
NTERRUPT
R
EGISTER
(A
DDRESS
= 0
X
34)..........................................................................439
7.3 THE RECEIVE SECTION OF THE XRT74L74 (E3 MODE OPERATION) ................................................... 439
F
IGURE
192. T
HE
R
ECEIVE
S
ECTION
OF
THE
XRT74L74
WHEN
IT
HAS
BEEN
CONFIGURED
TO
OPERATE
IN
THE
E3 M
ODE
..................... 439
7.3.1 THE RECEIVE E3 LIU INTERFACE BLOCK ........................................................................................................... 439
F
IGURE
193. T
HE
R
ECEIVE
E3 LIU I
NTERFACE
B
LOCK
........................................................................................................................ 440
F
IGURE
194. B
EHAVIOR
OF
THE
R
X
POS, R
X
NEG
AND
R
X
L
INE
C
LK
SIGNALS
DURING
DATA
RECEPTION
OF
U
NIPOLAR
D
ATA
.................. 440
II/O C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
01) .............................................................................................................441
T
ABLE
99: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
2 (T
X
L
INE
C
LK
I
NV
)
WITHIN
THE
I/O C
ONTROL
R
EGISTER
AND
THE
T
X
L
INE
C
LK
CLOCK
EDGE
THAT
T
X
POS
AND
T
X
NEG
ARE
UPDATED
ON
................................................................................................... 441
F
IGURE
195. I
LLUSTRATION
ON
HOW
THE
XRT74L74 R
ECEIVE
E3 F
RAMER
IS
INTERFACED
TO
THE
XRT73L00 L
INE
I
NTERFACE
U
NIT
WHILE
OPERATING
IN
THE
B
IPOLAR
MODE
(
ONE
CHANNEL
SHOWN
)................................................................................................... 442
F
IGURE
196. AMI L
INE
C
ODE
............................................................................................................................................................. 443
F
IGURE
197. T
WO
EXAMPLES
OF
HDB3 D
ECODING
............................................................................................................................. 443
II/O C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
01) .............................................................................................................444
T
ABLE
100: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
1 (R
X
L
INE
C
LK
I
NV
)
OF
THE
I/O C
ONTROL
R
EGISTER
,
AND
THE
SAMPLING
EDGE
OF
THE
R
X
L
INE
C
LK
SIGNAL
................................................................................................................................................. 444
F
IGURE
198. W
AVEFORM
/T
IMING
R
ELATIONSHIP
BETWEEN
R
X
L
INE
C
LK
, R
X
POS
AND
R
X
NEG - W
HEN
R
X
POS
AND
R
X
NEG
ARE
TO
BE
SAM
-
PLED
ON
THE
RISING
EDGE
OF
R
X
L
INE
C
LK
........................................................................................................................... 445
F
IGURE
199. W
AVEFORM
/T
IMING
R
ELATIONSHIP
BETWEEN
R
X
L
INE
C
LK
, R
X
POS
AND
R
X
NEG - W
HEN
R
X
POS
AND
R
X
NEG
ARE
TO
BE
SAM
-
PLED
ON
THE
FALLING
EDGE
OF
R
X
L
INE
C
LK
......................................................................................................................... 445
7.3.2 THE RECEIVE E3 FRAMER BLOCK ....................................................................................................................... 445
F
IGURE
200. T
HE
R
ECEIVE
E3 F
RAMER
B
LOCK
AND
THE
A
SSOCIATED
P
ATHS
TO
THE
O
THER
F
UNCTIONAL
B
LOCKS
............................. 446
F
IGURE
201. T
HE
S
TATE
M
ACHINE
D
IAGRAM
FOR
THE
R
ECEIVE
E3 F
RAMER
E3 F
RAME
A
CQUISITION
/M
AINTENANCE
A
LGORITHM
......... 447
F
IGURE
202. T
HE
E3, ITU-T G.832 F
RAMING
F
ORMAT
....................................................................................................................... 448
R
X
E3 I
NTERRUPT
S
TATUS
R
EGISTER
- 1 (A
DDRESS
= 0
X
14)......................................................................................449
R
X
E3 C
ONFIGURATION
& S
TATUS
R
EGISTER
2 (A
DDRESS
= 0
X
11).............................................................................449
R
X
E3 I
NTERRUPT
S
TATUS
R
EGISTER
- 1 (A
DDRESS
= 0
X
14)......................................................................................450
R
X
E3 I
NTERRUPT
S
TATUS
R
EGISTER
- 1 (A
DDRESS
= 0
X
14)......................................................................................450
R
X
E3 C
ONFIGURATION
& S
TATUS
R
EGISTER
2 (A
DDRESS
= 0
X
11).............................................................................450
PMON F
RAMING
B
IT
/B
YTE
E
RROR
C
OUNT
R
EGISTER
- MSB (A
DDRESS
= 0
X
52)........................................................451
PMON F
RAMING
B
IT
/B
YTE
E
RROR
C
OUNT
R
EGISTER
- LSB (A
DDRESS
= 0
X
53).........................................................451
R
X
E3 C
ONFIGURATION
& S
TATUS
R
EGISTER
2 (A
DDRESS
= 0
X
11).............................................................................451
T
ABLE
101: T
HE
R
ELATIONSHIP
BETWEEN
THE
L
OGIC
S
TATE
OF
THE
R
X
OOF
AND
R
X
LOF
OUTPUT
PINS
,
AND
THE
F
RAMING
S
TATE
OF
THE
R
ECEIVE
E3 F
RAMER
BLOCK
............................................................................................................................................... 452
R
X
E3 C
ONFIGURATION
& S
TATUS
R
EGISTER
2 (A
DDRESS
= 0
X
11).............................................................................452
R
X
E3 I
NTERRUPT
S
TATUS
R
EGISTER
- 1 (A
DDRESS
= 0
X
14)......................................................................................452
R
X
E3 C
ONFIGURATION
& S
TATUS
R
EGISTER
2 (A
DDRESS
= 0
X
11).............................................................................453
R
X
E3 I
NTERRUPT
S
TATUS
R
EGISTER
- 1 (A
DDRESS
= 0
X
14)......................................................................................453
R
X
E3 C
ONFIGURATION
& S
TATUS
R
EGISTER
2 (A
DDRESS
= 0
X
11).............................................................................453
R
X
E3 C
ONFIGURATION
& S
TATUS
R
EGISTER
2 (A
DDRESS
= 0
X
11).............................................................................454
T
HE
M
AINTENANCE
AND
A
DAPTATION
(
MA
)
BYTE
FORMAT
............................................................................................454
R
X
E3 C
ONFIGURATION
& S
TATUS
R
EGISTER
1 - (E3, ITU-T G.832) (A
DDRESS
= 0
X
10).............................................454
R
X
E3 I
NTERRUPT
E
NABLE
R
EGISTER
- 2 (A
DDRESS
= 0
X
13)......................................................................................455
R
X
E3 C
ONFIGURATION
& S
TATUS
R
EGISTER
2 (A
DDRESS
= 0
X
11).............................................................................455
R
X
E3 C
ONFIGURATION
& S
TATUS
R
EGISTER
2 (A
DDRESS
= 0
X
11).............................................................................455
F
IGURE
203. T
HE
L
OCAL
R
ECEIVE
E3 F
RAMER
BLOCK
,
RECEIVING
AN
E3 F
RAME
FROM
THE
R
EMOTE
T
ERMINAL
WITH
A
CORRECT
EM B
YTE
.
456
F
IGURE
204. T
HE
L
OCAL
R
ECEIVE
E3 F
RAMER
BLOCK
,
TRANSMITTING
AN
E3 F
RAME
TO
THE
R
EMOTE
T
ERMINAL
WITH
THE
FEBE
BIT
WITHIN
THE
MA
BYTE
-
FIELD
SET
TO
“0”........................................................................................................................................... 456
F
IGURE
205. T
HE
L
OCAL
R
ECEIVE
E3 F
RAMER
BLOCK
,
RECEIVING
AN
E3 F
RAME
FROM
THE
R
EMOTE
T
ERMINAL
WITH
AN
INCORRECT
EM B
YTE
.
457
F
IGURE
206. T
HE
L
OCAL
R
ECEIVE
E3 F
RAMER
BLOCK
,
TRANSMITTING
AN
E3 F
RAME
TO
THE
R
EMOTE
T
ERMINAL
WITH
THE
FEBE
BIT
WITHIN
相關(guān)PDF資料
PDF描述
XRT74L74IB 4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
XRT75L00D E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
XRT75L00DIV E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
XRT75L02 TWO CHANNEL E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER
XRT75L02IV TWO CHANNEL E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT74L74IB 制造商:EXAR 制造商全稱:EXAR 功能描述:4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
XRT75L00 制造商:EXAR 制造商全稱:EXAR 功能描述:E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER ATTENUATOR
XRT75L00D 制造商:EXAR 制造商全稱:EXAR 功能描述:E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
XRT75L00DES 功能描述:時(shí)鐘合成器/抖動(dòng)清除器 LIU+DESYNCH 3.3V LIU+DESYNCH 3.3V RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
XRT75L00DIV 功能描述:外圍驅(qū)動(dòng)器與原件 - PCI 3.3V 1 CH E3/DS3/STS W/SONET DE-SYNCH RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*