參數(shù)資料
型號: XRT74L74
廠商: Exar Corporation
英文描述: 4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
中文描述: 4通道,自動取款機統(tǒng)一/平價DS3/E3,界定控制器
文件頁數(shù): 195/498頁
文件大小: 2941K
代理商: XRT74L74
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁當前第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁
4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
ADVANCED CONFIDENTIAL
XRT74L74
REV. P1.1.1
193
DS3 terminals. Therefore, each DS3 M-frame con-
sists of a total of 28 F-bits. These F-bits exhibit a re-
peating pattern of "1001" within each F-frame. This
fact is also presented in Figure 47 and Figure 48,
which contains bit-fields that are designated as: F1,
F0, F0, and F1 (where F0 = "0", and F1 = "1").
Each of these bit-fields will be used by the Receive
DS3 Framer block, within the remote terminal equip-
ment, to perform Frame Acquisition and Frame Main-
tenance functions.
N
OTE
:
For more information on how the Receive DS3
Framer uses these bit-fields, please see Section
5.3.2
5.1.2
Performance Monitoring/Error Detection
Bits (Parity)
The DS3 Frame uses numerous bit fields to support
performance monitoring of the transmission link be-
tween the Local Transmitting Terminal and the Re-
mote Receiving Terminal. The DS3 frame can con-
tain two types of parity bits, depending upon the fram-
ing format chosen. P-bits are available in both the
M13 and C-bit Parity Formats. However, the C-bit
Parity format also includes additional CP-Parity bits.
P-Bits (Applies to M13 and C-Bit Parity Frame For-
mats)
Each DS3 M-frame consists of two (2) P-bits. These
two P-bits carry the parity information of the previous
DS3 frame for performance monitoring. These two P-
bits must be identical, within a given DS3 frame. The
Transmit Section will compute the even parity over all
4704 payload bits within a given DS3 frame, and in-
sert the resulting parity information in the P-bit fields
of the very next DS3 frame. The two P-bits are set to
"1" if the payload of the previous DS3 frame consists
of an odd number of "ones" in the frame. Conversely,
the two P-bits are set to zero if an even number of
"ones" is found in the payload of the previous DS3
frame.
N
OTE
:
For information on how the Receive DS3 Framer
handles P-bits, please see Section
5.3.2.6.1
.
CP-(Path) Parity Bits (Applies to only the C-Bit
Parity Framing Format)
Each DS3 M-Frame consists of tw0 (2) CP-Bits.
These two bits have a very similar role to those of P-
Bits. Further, the XRT74L74 Framer IC processes
CP-Bits in an identical manner that it handles P-Bits.
However for some DS3 applications, there is a differ-
ence between P and CP-bits, that should be noted.
P-Bits are used to support error detection of a DS3
data stream as it travels from one T.E. to the next.
(e.g., a single DS3 link between two T.E.)
CP-Bits are used to support error detection of DS3
data stream as it travels from the Source T.E.
(where the DS3 Data Stream originated), to the
Sink T.E, (where the DS3 Data Stream is termi-
nated.)
N
OTE
:
This transmission path from Source T.E. to Sink T.E.
may involve numerous T.E.
P-Bits are verified and recomputed as it passes
through a Mid-Network T.E. (which is neither a
Source nor Sink T.E.)
The values of the CP-Bits (as generated by the
Source T.E.) must be preserved as a DS3 frame
travels to the Sink T.E. (Through any number of
Mid-Network T.E.)
N
OTE
:
For more information on how CP-Bits are pro-
cessed, please see section
5.3.2.6.2
5.1.3
Alarm and Signaling-Related Overhead
Bits
The DS3 frame consists of mumerous bit-fields which
are used to support the handling of alarm and signal-
ing information. Each of these bit-fields are defined
below.
The Alarm Indication Signal (AIS) Pattern (C-Bit
Parity Framing Format only)
The Alarm Indication Signal (AIS) pattern is an alarm
signal that is inserted into the outbound DS3 stream
when a failure is detected by the Local Terminal. The
Transmit DS3 Framer will generate the AIS pattern as
defined in ANSI.T1.107a-1990, which is described as
follows.
All C-bits are zeros
All X-bits are set to "1"
Valid M-bits, F-bits, and P-bits
A repeating "1010..." pattern is written into the pay-
load of the DS3 frames.
Consequently, no user (or payload) data will be trans-
mitted while the Transmit Section of the chip is trans-
mitting the AIS pattern.
The IDLE Condition Signal
The IDLE Condition signal is used to indicate that the
DS3 channel is functionally sound, but has not yet
been assigned any traffic. The Transmit Section will
transmit the IDLE Condition signal as defined in ANSI
T1.107a-1990, which is described as follows.
Valid M-bits, F-bits, and P-bits
The three CP-bits (F-frame #3) are zeros
The X-bits are set to "1"
A repeating "1100.." pattern is written into the pay-
load of the DS3 frames.
FEAC - Far End Alarm & Control (Only available
for the C-bit Parity Frame Format)
相關PDF資料
PDF描述
XRT74L74IB 4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
XRT75L00D E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
XRT75L00DIV E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
XRT75L02 TWO CHANNEL E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER
XRT75L02IV TWO CHANNEL E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER
相關代理商/技術參數(shù)
參數(shù)描述
XRT74L74IB 制造商:EXAR 制造商全稱:EXAR 功能描述:4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
XRT75L00 制造商:EXAR 制造商全稱:EXAR 功能描述:E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER ATTENUATOR
XRT75L00D 制造商:EXAR 制造商全稱:EXAR 功能描述:E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
XRT75L00DES 功能描述:時鐘合成器/抖動清除器 LIU+DESYNCH 3.3V LIU+DESYNCH 3.3V RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
XRT75L00DIV 功能描述:外圍驅動器與原件 - PCI 3.3V 1 CH E3/DS3/STS W/SONET DE-SYNCH RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray