參數(shù)資料
型號： XRT74L74
廠商： Exar Corporation
英文描述： 4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
中文描述： 4通道，自動取款機統(tǒng)一/平價DS3/E3，界定控制器
文件頁數(shù)： 6/498頁
文件大?。?/td> 2941K
代理商： XRT74L74
第1頁第2頁第3頁第4頁第5頁當前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁
XRT74L74
4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
REV. P1.1.1
PRELIMINARY
IV
URE
THE
XRT74L74
TO
TRANSMIT
A
Y
ELLOW
A
LARM
TO
THE
REMOTE
TERMINAL
EQUIPMENT
................................................ 218
T
ABLE
38: D
ESCRIPTION
OF
M
ETHOD
2 T
RANSMIT
O
VERHEAD
I
NPUT
I
NTERFACE
S
IGNALS
................................................................... 219
F
IGURE
66. I
LLUSTRATION
OF
THE
T
ERMINAL
E
QUIPMENT
BEING
INTERFACED
TO
THE
T
RANSMIT
O
VERHEAD
D
ATA
I
NPUT
I
NTERFACE
(M
ETHOD
2)....................................................................................................................................................................................... 220
T
ABLE
39: T
HE
R
ELATIONSHIP
BETWEEN
THE
N
UMBER
OF
T
X
OHE
NABLE
PULSES
(
SINCE
THE
LAST
OCCURRENCE
OF
THE
T
X
OHF
RAME
PULSE
)
TO
THE
DS3 O
VERHEAD
B
IT
,
THAT
IS
BEING
PROCESSED
BY
THE
XRT74L74........................................................................ 221
F
IGURE
67. B
EHAVIOR
OF
T
RANSMIT
O
VERHEAD
D
ATA
I
NPUT
I
NTERFACE
SIGNALS
BETWEEN
THE
XRT74L74
AND
THE
T
ERMINAL
E
QUIPMENT
(
FOR
M
ETHOD
2)................................................................................................................................................................. 223
5.2.3 THE TRANSMIT DS3 HDLC CONTROLLER ........................................................................................................... 223
T
X
DS3 FEAC R
EGISTER
(A
DDRESS
= 0
X
32)............................................................................................................224
T
RANSMIT
DS3 FEAC C
ONFIGURATION
AND
S
TATUS
R
EGISTER
(A
DDRESS
= 0
X
31) ...................................................224
T
RANSMIT
DS3 FEAC C
ONFIGURATION
AND
S
TATUS
R
EGISTER
(A
DDRESS
= 0
X
31) ...................................................224
F
IGURE
68. A F
LOW
C
HART
DEPICTING
HOW
TO
TRANSMIT
A
FEAC M
ESSAGE
VIA
THE
FEAC T
RANSMITTER
........................................ 225
F
IGURE
69. LAPD M
ESSAGE
F
RAME
F
ORMAT
..................................................................................................................................... 226
T
ABLE
40: T
HE
LAPD M
ESSAGE
T
YPE
AND
THE
C
ORRESPONDING
VALUE
OF
THE
F
IRST
B
YTE
,
WITHIN
THE
I
NFORMATION
P
AYLOAD
...... 226
T
RANSMIT
DS3 LAPD C
ONFIGURATION
R
EGISTER
(A
DDRESS
= 0
X
33) .......................................................................227
T
ABLE
41: R
ELATIONSHIP
BETWEEN
T
X
LAPD M
SG
L
ENGTH
AND
THE
LAPD M
ESSAGE
S
IZE
................................................................ 227
T
RANSMIT
DS3 LAPD C
ONFIGURATION
R
EGISTER
(A
DDRESS
= 0
X
33) .......................................................................227
T
ABLE
42: R
ELATIONSHIP
BETWEEN
T
X
LAPD M
SG
L
ENGTH
AND
THE
LAPD M
ESSAGE
S
IZE
................................................................ 227
T
RANSMIT
DS3 LAPD S
TATUS
/I
NTERRUPT
R
EGISTER
(A
DDRESS
= 0
X
34)...................................................................228
F
IGURE
70. F
LOW
C
HART
DEPICT
HOW
TO
USE
THE
LAPD T
RANSMITTER
............................................................................................ 229
F
RAMER
O
PERATING
M
ODE
R
EGISTER
(A
DDRESS
= 0
X
00) .........................................................................................230
B
LOCK
I
NTERRUPT
E
NABLE
R
EGISTER
(A
DDRESS
= 0
X
04)..........................................................................................230
5.2.4 THE TRANSMIT DS3 FRAMER BLOCK.................................................................................................................. 230
F
IGURE
71. A S
IMPLE
I
LLUSTRATION
OF
THE
T
RANSMIT
DS3 F
RAMER
B
LOCK
AND
THE
ASSOCIATED
PATHS
TO
OTHER
F
UNCTIONAL
B
LOCKS
231
T
X
DS3 C
ONFIGURATION
R
EGISTER
(A
DDRESS
= 0
X
30).............................................................................................232
T
ABLE
43: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
7 (T
X
Y
ELLOW
A
LARM
)
WITHIN
THE
T
X
DS3 C
ONFIGURATION
R
EGISTER
,
AND
THE
RESULTING
T
RANSMIT
DS3 F
RAMER
B
LOCK
’
S
A
CTION
................................................................................................... 232
T
ABLE
44: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
6 (T
X
X-B
ITS
)
WITHIN
THE
T
X
DS3 C
ONFIGURATION
R
EGISTER
,
AND
THE
RE
-
SULTING
T
RANSMIT
DS3 F
RAMER
B
LOCK
’
S
A
CTION
.............................................................................................................. 232
T
ABLE
45: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
5 (T
X
I
DLE
)
WITHIN
THE
T
X
DS3 C
ONFIGURATION
R
EGISTER
,
AND
THE
RESULT
-
ING
T
RANSMIT
DS3 F
RAMER
A
CTION
................................................................................................................................... 233
T
ABLE
46: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
4 (T
X
AIS P
ATTERN
)
WITHIN
THE
T
X
DS3 C
ONFIGURATION
R
EGISTER
,
AND
THE
RESULTING
T
RANSMIT
DS3 F
RAMER
B
LOCK
’
S
A
CTION
.......................................................................................................... 233
T
ABLE
47: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
3 (T
X
LOS)
WITHIN
THE
T
X
DS3 C
ONFIGURATION
R
EGISTER
,
AND
THE
RESULT
-
ING
T
RANSMIT
DS3 F
RAMER
B
LOCK
’
S
A
CTION
..................................................................................................................... 234
T
X
DS3 M-B
IT
M
ASK
R
EGISTER
, A
DDRESS
= 0
X
35....................................................................................................234
T
X
DS3 F-B
IT
M
ASK
1 R
EGISTER
, A
DDRESS
= 0
X
36...................................................................................................235
T
X
DS3 F-B
IT
M
ASK
2 R
EGISTER
, A
DDRESS
= 0
X
37...................................................................................................235
T
X
DS3 F-B
IT
M
ASK
3 R
EGISTER
, A
DDRESS
= 0
X
38...................................................................................................235
T
X
DS3 F-B
IT
M
ASK
4 R
EGISTER
, A
DDRESS
= 0
X
39...................................................................................................235
5.2.5 THE TRANSMIT DS3 LINE INTERFACE BLOCK.................................................................................................... 235
F
IGURE
72. A
PPROACH
TO
I
NTERFACING
THE
XRT74L74 F
RAMER
IC
TO
THE
XRT73L00 DS3/E3/STS-1 T
RANSMITTER
LIU (
ONE
CHANNEL
SHOWN
).............................................................................................................................................................................. 236
F
IGURE
73. A S
IMPLE
I
LLUSTRATION
OF
THE
T
RANSMIT
DS3 LIU I
NTERFACE
BLOCK
............................................................................ 237
F
IGURE
74. T
HE
B
EHAVIOR
OF
T
X
POS
AND
T
X
NEG
SIGNALS
DURING
DATA
TRANSMISSION
WHILE
THE
T
RANSMIT
DS3 LIU I
NTERFACE
IS
OP
-
ERATING
IN
THE
U
NIPOLAR
M
ODE
........................................................................................................................................ 237
I/O C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
01) ..............................................................................................................238
T
ABLE
48: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENT
OF
B
IT
3 (U
NIPOLAR
/B
IPOLAR
*)
WITHIN
THE
UNI I/O C
ONTROL
R
EGISTER
AND
THE
T
RANSMIT
DS3 F
RAMER
L
INE
I
NTERFACE
O
UTPUT
M
ODE
.................................................................................................... 238
F
IGURE
75. I
LLUSTRATION
OF
AMI L
INE
C
ODE
.................................................................................................................................... 239
F
IGURE
76. I
LLUSTRATION
OF
TWO
EXAMPLES
OF
B3ZS E
NCODING
..................................................................................................... 239
I/O C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
01) ..............................................................................................................240
T
ABLE
49: T
HE
R
ELATIONSHIP
BETWEEN
B
IT
4 (AMI/B3ZS*)
WITHIN
THE
I/O C
ONTROL
R
EGISTER
AND
THE
B
IPOLAR
L
INE
C
ODE
THAT
IS
OUTPUT
BY
THE
T
RANSMIT
DS3 LIU I
NTERFACE
B
LOCK
.................................................................................................................... 240
II/O C
ONTROL
R
EGISTER
(A
DDRESS
= 0
X
01) .............................................................................................................240
T
ABLE
50: T
HE
R
ELATIONSHIP
BETWEEN
THE
CONTENTS
OF
B
IT
2 (T
X
L
INE
C
LK
I
NV
)
WITHIN
THE
I/O C
ONTROL
R
EGISTER
AND
THE
T
X
L
INE
C
LK
CLOCK
EDGE
THAT
T
X
POS
AND
T
X
NEG
ARE
UPDATED
ON
................................................................................................... 240
F
IGURE
77. W
AVEFORM
/T
IMING
R
ELATIONSHIP
BETWEEN
T
X
L
INE
C
LK
, T
X
POS
AND
T
X
NEG - T
X
POS
AND
T
X
NEG
ARE
CONFIGURED
TO
BE
UPDATED
ON
THE
RISING
EDGE
OF
T
X
L
INE
C
LK
..................................................................................................................... 241
F
IGURE
78. W
AVEFORM
/T
IMING
R
ELATIONSHIP
BETWEEN
T
X
L
INE
C
LK
, T
X
POS
AND
T
X
NEG - T
X
POS
AND
T
X
NEG
ARE
CONFIGURED
TO
BE
UPDATED
ON
THE
FALLING
EDGE
OF
T
X
L
INE
C
LK
................................................................................................................... 241
5.2.6 TRANSMIT SECTION INTERRUPT PROCESSING................................................................................................. 241
相關(guān)PDF資料
PDF描述
XRT74L74IB 4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
XRT75L00D E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
XRT75L00DIV E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
XRT75L02 TWO CHANNEL E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER
XRT75L02IV TWO CHANNEL E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XRT74L74IB 制造商:EXAR 制造商全稱:EXAR 功能描述:4 CHANNEL, ATM UNI/PPP DS3/E3 FRAMING CONTROLLER
XRT75L00 制造商:EXAR 制造商全稱:EXAR 功能描述:E3/DS3/STS-1 LINE INTERFACE UNIT WITH JITTER ATTENUATOR
XRT75L00D 制造商:EXAR 制造商全稱:EXAR 功能描述:E3/DS3/STS-1 LINE INTERFACE UNIT WITH SONET DESYNCHRONIZER
XRT75L00DES 功能描述:時鐘合成器/抖動清除器 LIU+DESYNCH 3.3V LIU+DESYNCH 3.3V RoHS:否 制造商:Skyworks Solutions, Inc. 輸出端數(shù)量: 輸出電平: 最大輸出頻率: 輸入電平: 最大輸入頻率:6.1 GHz 電源電壓-最大:3.3 V 電源電壓-最小:2.7 V 封裝 / 箱體:TSSOP-28 封裝:Reel
XRT75L00DIV 功能描述:外圍驅(qū)動器與原件 - PCI 3.3V 1 CH E3/DS3/STS W/SONET DE-SYNCH RoHS:否 制造商:PLX Technology 工作電源電壓: 最大工作溫度: 安裝風格:SMD/SMT 封裝 / 箱體:FCBGA-1156 封裝:Tray
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*