參數(shù)資料
型號(hào): 30046-23
廠商: NATIONAL SEMICONDUCTOR CORP
元件分類: 微控制器/微處理器
英文描述: Low Power Integrated x86-Compatible 32-Bit Geode GXLV Processor(低功耗集成兼容X86的32位 Geode GXLV技術(shù)處理器)
中文描述: 32-BIT, 200 MHz, MICROPROCESSOR, CPGA320
封裝: SPGA-320
文件頁數(shù): 125/247頁
文件大?。?/td> 4379K
代理商: 30046-23
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁當(dāng)前第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁
Revision 1.2
125
www.national.com
Integrated Functions (
Continued
)
G
4.4
The graphics pipeline of the GXLV processor contains a
2D graphics accelerator. This hardware accelerator has a
BitBLT/vector engine which dramatically improves graph-
ics performance when rendering and moving graphical
objects.
Overall
operating
improved as well. The accelerator hardware supports pat-
tern generation, source expansion, pattern/source trans-
parency, and 256 ternary raster operations. The block
diagram of the graphics pipeline is shown in Figure 4-11.
GRAPHICS PIPELINE
system
performance
is
4.4.1
BLTs are initiated by writing to the GP_BLT_MODE regis-
ter, which specifies the type of source data (none, frame
buffer, or BLT buffer), the type of the destination data
(none, frame buffer, or BLT buffer), and a source expan-
sion flag.
BitBLT/Vector Engine
Vectors
GP_VECTOR_MODE register (GX_BASE+8204h), which
are
initiated
by
writing
to
the
specifies the direction of the vector and a
read destina-
tion data
flag. If the flag is set, the hardware will read
destination data along the vector and store it temporarily
in the BLT Buffer 0.
The BLT buffers use a portion of the L1 cache, called
scratchpad RAM
, to temporarily store source and desti-
nation data, typically on a scan line basis. See Section
4.1.4.2
Scratchpad RAM Utilization
for an explanation of
scratchpad RAM. The hardware automatically loads
frame-buffer data (source or destination) into the BLT buff-
ers for each scan line. The driver is responsible for making
sure that this does not overflow the memory allocated for
the BLT buffers. When the source data is a bitmap, the
hardware loads the data directly into the BLT buffer at the
beginning of the BLT operation.
Figure 4-11. Graphics Pipeline Block Diagram
Pattern
Hardware
Raster Operation
Output Aligner
BE
PAT
SRC
DST
BE
Internal Bus
Interface Unit
Graphics
Pipeline
Scratchpad RAM
and
BitBLT Buffers
Memory
Controller
X-Bus
C-Bus
BE = Byte Enable
PAT = Pattern Data
SRC = Source Data
DST = Destination Data
Output Aligner
Source
Expansion
Control Logic
DRAM Interface
Register Access
Key:
相關(guān)PDF資料
PDF描述
300471U Radial, -55dotc, long life wsitching-power
300CNQ SCHOTTKY RECTIFIER
300CNQ035 SCHOTTKY RECTIFIER
300CNQ040 SCHOTTKY RECTIFIER
300CNQ045 SCHOTTKY RECTIFIER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
30046-46L 制造商:LENOX 功能描述:HOLE SAW BI-METAL 73MM
300-466A 制造商:LG Corporation 功能描述:CABINET ASSYCMT-9325
300-466B 制造商:LG Corporation 功能描述:CABINET ASSYCMT-9324
300-466K 制造商:LG Corporation 功能描述:CABINET ASSYCMT-9322
300-466R 制造商:LG Corporation 功能描述:FRONT CABINET