- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358620 > 30046-23 (NATIONAL SEMICONDUCTOR CORP) Low Power Integrated x86-Compatible 32-Bit Geode GXLV Processor(低功耗集成兼容X86的32位 Geode GXLV技術(shù)處理器) PDF資料下載
參數(shù)資料
| 型號： | 30046-23 |
| 廠商： | NATIONAL SEMICONDUCTOR CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | Low Power Integrated x86-Compatible 32-Bit Geode GXLV Processor(低功耗集成兼容X86的32位 Geode GXLV技術(shù)處理器) |
| 中文描述： | 32-BIT, 200 MHz, MICROPROCESSOR, CPGA320 |
| 封裝： | SPGA-320 |
| 文件頁數(shù)： | 169/247頁 |
| 文件大?。?/td> | 4379K |
| 代理商： | 30046-23 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁當(dāng)前第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁
Revision 1.2
169
www.national.com
Integrated Functions (
Continued
)
G
Table 4-44. PCI Configuration Registers
Bit
Name
Description
Index 00h-01h
Vendor Identification Register (RO)
Default Value = 1078h
31:0
VID (RO)
Vendor Identification Register (Read Only):
The combination of this value and the device ID uniquely
identifies any PCI device. The Vendor ID is the ID given to National Semiconductor Corporation by the
PCI SIG.
Index 02h-03h
Device Identification Register (RO)
Default Value = 0001h
31:0
DIR (RO)
Device Identification Register (Read Only):
This value along with the vendor ID uniquely identifies any
PCI device.
Index 04h-05h
PCI Command Register (R/W)
Default Value = 0007h
15:10
9
RSVD
FBE
Reserved:
Set to 0.
Fast Back-to-Back Enable (RO):
As a master, the GXLV processor does not support this function.
This bit returns 0.
SERR# Enable:
This is used as an output enable gate for the SERR# driver.
Wait Cycle Control:
GXLV processor does not do address/data stepping.
This bit is always set to 0.
Parity Error Response:
0 = GXLV processor ignores parity errors on the PCI bus.
1 = GXLV processor checks for parity errors.
VGA Palette Snoop:
GXLV processor does not support this function.
This bit is always set to 0.
Memory Write and Invalidate Enable:
As a master, the GXLV processor does not support this function.
This bit is always set to 0.
Special Cycles:
GXLV processor does not respond to special cycles on the PCI bus.
This bit is always set to 0.
Bus Master:
0 = GXLV processor does not perform master cycles on the PCI bus.
1 = GXLV processor can act as a bus master on the PCI bus.
Memory Space:
GXLV processor will always respond to memory cycles on the PCI bus.
This bit is always set to 1.
I/O Space:
GXLV processor will not respond to I/O accesses from the PCI bus.
This bit is always set to 1.
8
7
SERR
WAT
6
PE
5
VPS
4
MS
3
SPC
2
BM
1
MS
0
IOS
Index 06h-07h
PCI Device Status Register (RO, R/W Clear)
Default Value = 0280h
15
DPE
Detected Parity Error:
When a parity error is detected, this bit is set to 1.
This bit can be cleared to 0 by writing a 1 to it.
Signaled System Error:
This bit is set whenever SERR# is driven active.
Received Master Abort:
This bit is set whenever a master abort cycle occurs. A master abort will occur
whenever a PCI cycle is not claimed except for special cycles.
This bit can be cleared to 0 by writing a 1 to it.
Received Target Abort:
This bit is set whenever a target abort is received while the GXLV processor is
master of the cycle.
This bit can be cleared to 0 by writing a 1 to it.
Signaled Target Abort:
This bit is set whenever the GXLV processor signals a target abort. A target
abort is signaled when an address parity occurs for an address that hits in the GXLV processor
’
s
address space.
This bit can be cleared to 0 by writing a 1 to it.
Device Timing:
The GXLV processor performs medium DEVSEL# active for addresses that hit into the
GXLV processor address space. These two bits are always set to 01.
00 = Fast
01 = Medium
10 = Slow
11 = Reserved
14
13
SSE
RMA
12
RTA
11
STA
10:9
DT
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 300471U | Radial, -55dotc, long life wsitching-power |
| 300CNQ | SCHOTTKY RECTIFIER |
| 300CNQ035 | SCHOTTKY RECTIFIER |
| 300CNQ040 | SCHOTTKY RECTIFIER |
| 300CNQ045 | SCHOTTKY RECTIFIER |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 30046-46L | 制造商:LENOX 功能描述:HOLE SAW BI-METAL 73MM |
| 300-466A | 制造商:LG Corporation 功能描述:CABINET ASSYCMT-9325 |
| 300-466B | 制造商:LG Corporation 功能描述:CABINET ASSYCMT-9324 |
| 300-466K | 制造商:LG Corporation 功能描述:CABINET ASSYCMT-9322 |
| 300-466R | 制造商:LG Corporation 功能描述:FRONT CABINET |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。